张杰[1]2004年在《基于硬件的动态低功耗自适应技术研究》文中认为动态低功耗自适应技术打破了微处理器设计中静态体系结构设计的传统,为芯片上关键的硬件资源提供一种动态低功耗自适应机制,通过软件分析应用需求,并向硬件提供指示信息,使得硬件资源根据应用需求的变化动态调整,关闭不必要的或者无效空转的冗余资源,在保证性能的前提下,总是以最合适的资源服务于当前应用,从而达到节省功耗的目的。 本文提出了一种基于硬件的动态低功耗自适应技术,不需要软件给出提示信息,通过设置固定的时间段,完全由硬件本身收集当前时间段的程序运行信息,并根据这些信息在时间段的末端动态决定下一个时间段硬件资源的最佳配置,节省功耗。 本文设计与实现了叁种基于硬件的动态低功耗自适应部件,分别是路选二级自适应Cache,基于CAM/RAM的链接式发射队列和基于EPIC(Explicitly Parallel Instruction Computing,显示并行指令计算)体系结构的流水线站关闭方法。通过对这叁种动态低功耗自适应部件建立功耗估算模型,并使用功耗模拟器对其进行性能分析和功耗模拟。模拟结果表明:Cache的单个部件功耗优化比例达到60%～70%,发射队列的单个部件功耗优化比例达到30%左右,基于EPIC体系结构的流水线站关闭方法的模拟结果说明了EPIC处理器中可以节省的无效空转的功耗将近90%。但是从模拟数据也可以看出,功耗优化一样遵从Amdahl定律,仅仅优化一个部件的功耗是不够的,无论动态低功耗自适应Cache还是发射队列,处理器总功耗的优化比例基本在10%以下。 由于在功耗模拟过程中没有提供相应的性能监测机制,所以模拟结果表明功耗优化过后性能有所损失,一般都在5%左右,只有少数在2%以内。如果在处理器上真正实现这种技术,必须要通过性能监测机制保证系统性能不受损失。 此外,本文还讨论了实现一种动态低功耗自适应系统需要的核心机制,并建立了有编译器支持和没有编译器支持两种情况下动态低功耗自适应系统模型,但没有对其进行性能分析和功耗模拟。
卜爱国[2]2006年在《嵌入式系统动态低功耗设计策略的研究》文中研究表明嵌入式系统设计者在以往设计过程中，通常只考虑到系统的稳定性、实时性等，但现在却面临着一个新的挑战一降低系统的功耗。嵌入式系统的功耗可以在静态和动态两个技术范畴内来降低，其中静态设计技术是降低功耗的主要手段，然而随着系统功能增强和集成度的提高，静态技术已经不能完全满足系统对功耗的要求，最近的研究都集中于动态的低功耗设计技术，即动态电源管理(Dynamic Power Management，DPM)和动态电压调节(Dynamic Voltage Scaling，DVS)两种主流技术。本论文在对DPM和DVS进行分析研究的基础上，提出了多种不同类型的动态低功耗策略，以使所采用的设计策略能够适用于不同的应用环境。 DPM技术降低系统功耗的主要办法是根据工作负载的变化来动态切换目标设备工作模式。本文利用电池使用过程中所具有的非理想特性，提出了CVAAS(Critical Voltage Area Adaptive Skill)自适应超时策略，该策略通过引入电池因素，在进一步降低系统功耗的同时扩展了DPM自适应对象的范畴。针对ALT(Adaptive Learning Tree)模型的缺陷，本文提出了PBALT(Probability-Based Adaptive Learning Tree)预测策略，该策略通过概率来描述设备行为，能够提高预测正确率，从而达到系统功耗与性能之间的优化平衡。另外，通过分析发现传统DPM策略仅仅建立在对目标设备任务请求进行观测的基础上，并没有利用操作系统的额外信息，为此本文在任务层次提出了一种在线设备调度策略EODSA(Energy Optimal Device Scheduling Algorithm)，其通过对任务请求源进行划分以及系统级建模，能够提供功耗管理单元更多有关将来的设备请求信息，从而更有效的降低系统功耗。 对于嵌入式实时系统，DPM因无法满足实时性的要求而难以适用，DVS技术则能够很好的解决此类系统中性能与功耗的要求。本文在理论证明的基础上提出了一种针对瞬态任务组实现系统能耗最优化的动态电压调节模型EOVSM(Energy Optimal Voltage Scaling Model)及其次优化模型ESOVSM(Energy Sub-Optimal Voltage Scaling Model)，实验结果表明这两种模型在保证任务实时性的同时能够显着降低系统功耗。 为了将DPM与DVS进行有效的结合，本文基于EOVSM／ESOVSM模型以及任务重组原理，针对由瞬态任务和周期性任务所组成的系统设计了一种电压调节策略ECVSP(Energy-Conscious Voltage Scaling Policy)。实验结果表明，ECVSP策略在满足任务截止期限的同时，具有比一般DPM更好的省电性能。 论文最后对研究成果进行总结，概述了嵌入式系统低功耗领域的其他研究方向，同时对未来的研究思路进行了展望。
张承义[3]2006年在《超深亚微米微处理器漏流功耗的体系结构级优化技术研究》文中提出高性能一直是微处理器设计的首要目标,但在人们孜孜不倦追求高性能的同时,微处理器的功耗问题却越来越严重,成为继续提升微处理器性能的首要障碍。特别是当集成电路制造工艺水平发展到深亚微米乃至超深亚微米阶段,漏流功耗超越动态功耗成为微处理器功耗的决定因素,不但导致能源消耗和制造成本增加,而且给微处理器工作的稳定性和可靠性带来严峻的挑战。同时,传统的散热技术已经接近极限,如果不能有效控制漏流功耗,微处理器不但难以进一步提升性能,甚至将无法正常工作。随着漏流功耗问题的不断突出,单纯的工艺级和电路级低功耗设计技术已经不能满足高性能微处理器的功耗约束,需要考虑更高层次的漏流功耗优化技术。如何在提高性能的同时控制微处理器的漏流功耗,是当前微处理器体系结构设计所面临的重要课题之一。本文深入分析了当前的体系结构级漏流功耗控制和优化技术,总结出体系结构级漏流功耗优化的两个基本思路:第一,从功耗来源的角度减少处于空闲且高漏流状态的晶体管数目;第二,从功耗分布的角度优先控制功耗集中的热点部件。基于这两个基本思路,应该对功耗和面积较大的片上存储部件进行优化,应该通过控制部件的活跃比例来控制漏流功耗。为了在功耗和性能之间取得平衡,还应当建立适于漏流功耗评估的模拟框架和评价体系。本文针对这些内容展开了深入研究,主要的工作和创新点包括:1.总结了体系结构级漏流功耗控制与优化的优势,全面深入地研究了国内外有关漏流功耗控制的研究现状和热点方向,特别针对几种特殊的低漏流电路和相应的体系结构优化技术进行了分析和讨论。2.深入分析了体系结构级漏流功耗模型和功耗模拟器,建立了漏流功耗估算的实验平台,并开发了从性能、功耗以及能量效率叁个方面分析体系结构级漏流功耗优化技术的综合评价体系。3.分析了片上二级cache的数据访问特性,基于状态保持的低漏流存储电路提出了ADSR漏流控制算法,通过类似预取技术的简单的预测算法(NLP+SBP),将整个二级cache都置为昏睡状态,同时对将要访问的cache块进行前瞻唤醒,来隐藏访问时的唤醒延时。4.分析了片上一级数据cache的访问特性,基于传统的两级计数器cache衰退技术提出了利用现有LRU信息进行辅助漏流控制的自适应LRU-assist策略以及基于“逻辑路”的cache动态容量调整算法,在保证性能不受影响的前提下,更大力度地关断进入衰退期的cache块。5.分析了片上一级指令cache的访问特性,以状态保持的低漏流存储电路为基础,提出了基于固定刷新周期的PDSR算法,并通过它的自适应扩展算法APDSR来动态调整刷新周期,改善其在不同负载条件下的不稳定性。6.分析了分支预测器的访问特性和结构特性,针对PHT、BHT和BTB提出了与指令cache同步进行的基于状态保持的体系结构级漏流控制算法,可以不增加任何额外延时而获得漏流功耗的优化。同时针对BHT、PHT和BTB的特殊性提出了状态丢失的漏流控制策略,能够更大力度地降低漏流功耗。实验表明,我们所提出的体系结构级漏流功耗优化技术能够有效地降低漏流功耗,而不会引起明显的性能损失;建立的漏流功耗评价体系能够准确地评估漏流功耗优化算法对功耗和性能的双重影响。
杨德[4]2007年在《Cache低功耗技术研究及SimpleScalar模拟器分析》文中研究表明近20年来片上集成度的急剧增加使得计算机系统的整体性能有了显着提高。与此同时，性能的提高却伴随着大量的能量消耗。Cache存储器在减小微处理器和主存之间的性能差距上起着关键作用，但同时它又是主要的耗能部件之一。针对计算机系统中Cache的功耗问题，人们设计了各种Cache的低功耗结构。动态低功耗自适应技术是目前研究比较多的一种体系结构级的低功耗技术，是一种硬件资源在程序运行中可动态配置的技术。硬件根据提示信息，不断调整自身的大小，使得在不损失性能或者性能损失很小的情况下，总是以最合适的或者相对合适的资源来服务于当前的应用。滑动Cache结构是一种基于动态低功耗自适应技术的Cache结构，不需要软件给出提示信息，通过设置固定的时间段，完全由硬件本身收集当前时间段的程序运行信息，并根据这些信息在时间段的末端动态决定下一个时间段硬件资源的最佳配置，节省功耗。本文主要对滑动Cache结构作了模拟实现，提出改进的策略：用Cache的失效率来决定滑动Cache被用作指令Cache还是数据Cache。通过理论分析和实验表明，采用滑动Cache结构能够在性能损失很小的情况下，降低Cache功耗；修改后的滑动Cache结构与修改前相比较，一级Cache的缺失率更小，总体功耗更低，分别降低了2.93％和3.48％。
贾文涛[5]2016年在《众核处理器自适应容错技术研究》文中认为随着半导体器件工艺的持续缩小,处理器面临着更严峻的错误威胁,包括软错误、硬件磨损、工艺变动等。这使得原来不需要考虑容错的非关键领域的应用也面临错误的威胁。众核处理器比多核处理器能提供更高的性能和更低的功耗密度,因此它的开发和应用日益广泛。众核处理器的结构和多核有很大差别:每个核相对简单且通常不使用前瞻执行或分支预测等技术;互联方式主要是片上网络而不是总线;硬件Cache的一致性难以保证而主要使用软件Cache或局部存储;操作系统通常只运行在控制核上而不是每个核等等。这些导致众核处理器的容错技术与多核有很大不同,研究适合众核处理器的低开销容错技术很有必要。众核处理器适合计算密集的应用而不太适合控制密集的应用。目前它在可靠性要求很高的关键领域如航天、能源等使用的还较少,所以本文主要面向通常领域研究容错技术。通常领域应用的容错对开销极为敏感,难以承受传统容错方式的开销,如叁模冗余甚至是双模冗余。众核处理器容错存在很多变动因素。处理器集成了成百上千个核通常会同时运行多个应用,但是各个应用对容错的需求不同。受限于应用本身的并行性,众核处理器的计算效率通常较低且会随着应用的运行发生变化。芯片的错误率受温度、电压、主频等操作环境影响较大,随着操作环境的变化芯片的错误率也会变化。着眼于通常领域的众核处理器的容错特征,本文提出了自适应容错技术,它根据应用的容错需求、处理器的计算效率、芯片的错误率等动态地调整容错方式从而降低容错开销。本文的主要研究工作和创新点如下:1.针对大多数冗余技术硬件开销较大的问题,提出了在众核处理器上动态耦合容错对的轻量级冗余技术,并通过软硬件协同提高错误检测和错误恢复的性能。冗余对是两个执行相同程序的处理器核,冗余对通过比较执行结果检测错误。通常的技冗余技术为了加速冗余对的性能会修改处理器的系统结构和添加较多硬件。本文面向通常领域应用提出在不修改系统结构和只添加少量硬件的前提下利用处理器本身的资源构建冗余对的轻量级冗余技术,它可以将处理器上任意两个核耦合为冗余对。本文划分容错任务为错误检测和错误恢复,借助软硬件协同方式降低冗余执行的开销。使用硬件进行计算结果的比对,它在增加少量硬件的情况下能极大地降低错误检测延迟和失效率。通过软硬件协同对检查点的状态保存进行延迟隐藏,它减少了检查点保存的开销,提高了容错执行的性能。2.针对异常检测技术错误覆盖范围小的问题,提出一种面向众核执行特征的核间异常检错方法,并通过动态混合DMR(双模冗余)技术进一步提高异常检错的错误覆盖率。异常检错是通过检测处理器的异常行为如指令计算溢出、地址访问越界、死循环等进行错误检测的技术,它不需要重复执行程序因而开销极小。通常的研究将处理器“极小概率发生的行为”当做异常,而本文提出将处理器核间的“行为差异”当做异常,这极大地扩展了异常覆盖的范围。本文通过比对执行同一个应用的各个处理器核之间的行为差异(如指令执行数、访存频率等)来区分异常行为。这可以极大的提高发现错误和降低误判的可能性,能将错误覆盖率提高到接近90%。由于不同程序的对错误的敏感程度不同,众核系统在执行不同程序时系统的错误率也可能不同。为了进一步提高错误的覆盖率,本文提出在错误率较高时使用DMR进行检错的混合异常检错技术。它能够以较低的开销提升较高的错误覆盖率。3.针对全冗余导致芯片吞吐率减半的问题,提出了一种可按应用容错需求配置冗余比例的冗余技术,并通过动态调度冗余核进一步提高芯片的吞吐率。通常的容错都是对所有应用冗余的全系统容错,这会造成芯片的吞吐率减半。本文根据应用的容错需求只为需要容错的应用提供容错,这可以降低冗余执行的比例,在容错需求较小时芯片的吞吐率下降非常小。冗余执行通常使用两个核执行同一个程序,我们将其中一个负责输入输出的核称为容错主核,另一个称为冗余核。通常双模冗余的冗余核的数量等于容错主核的数量,本文提出当主核吞吐率较低时用较少的冗余核为较多的主核容错,这可以降低冗余核的数量,特别是当容错需求较大时可极大提高芯片的吞吐率。4.针对固定检查点技术在错误率变动时开销较大的问题,提出根据系统错误率调整检查点间隔的自适应检查点技术。检查点是系统容错的主要机制,检查点的开销和检查点的间隔密切相关,目前检查点间隔的确定都是基于恒定错误率的。而在错误率变动的情况下,自适应检查点通过预测系统的错误率从而确保系统的检查点间隔始终接近最优状态,相比固定方法它能够显着降低检查点的开销。但是自适应方法所能获得的性能收益与错误变动的具体程度相关。因此本文基于系统的温度、电压、位置等因素对错误率的影响原理,建立了一个错误率变动的模型(它包括变动幅度、变动持续时间等);基于错误变动模型,从理论上研究了各种形式的错误变动对自适应检查点的影响方式、影响幅度;提出了一种基于系统错误历史预测错误率的方法,验证了在实际情况下自适应检查点能够达到的性能收益。本文根据通常领域应用在众核处理器上容错的特性,提出动态地适应应用的容错需求、处理器的计算效率和系统的错误率等多种自适应容错技术。这些容错技术可以极大地降低众核处理器容错的开销,具有较大的现实意义。
彭成磊[6]2016年在《云数据中心绿色节能需求的虚拟机负载均衡技术研究》文中研究指明虚拟化技术作为云计算中最关键的核心技术,使得商用云数据中心可以向用户提供按需配置的弹性计算资源。然而,在数据中心的部署中,高性能计算往往是评价的最主要标准,缺少对能源消耗和碳排放的关注。随着云数据中心的规模越来越大,其消耗的电能也十分巨大,这不仅带来了较高的运行成本,而且还产生了较高的二氧化碳排放量。导致数据中心耗电量巨大的一个很重要的原因是计算资源的低效利用。大量数据表明,数据中心中大部分服务器设备事实上处于低负载运行状态,即处于满负荷的10%-50%,而这些设备却要消耗满负载运行时能耗的70%。不仅如此,还带来了额外的冷却系统能耗。在倡导绿色节能、降低碳排放从而实现可持续发展的今天,云数据中心应该不仅仅关注用户服务质量,而应该更加重视提高资源利用率对能耗的影响,实现绿色节能高效的可持续发展目标。但是,除非开发并应用先进的节能资源管理解决方案,否则这些数据预计将进一步快速增长。本论文重点围绕以绿色节能为目标的的云数据中心资源管理问题进行研究,在满足用户服务质量的前提下,通过建立能耗模型,对比分析云环境下主机负载数据的新特点,提出一系列的主机负载检测、虚拟机安置等动态虚拟机均衡算法,使用真实云环境下的主机负载数据进行仿真实验,结果表明,本文提出的多个算法组合与基准参考算法相比,都有明显的性能提升。具体而言,本文的主要工作内容和创新点如下：1.针对高能耗问题,对云计算系统的节能技术进行了分类研究。从静态和动态功率管理,硬件和软件层面,操作系统级、虚拟机级和数据中心级等多个类别展开了深入的分析。在研究过程中,重点从系统资源、优化目标、节能技术、负载特性等多个方面进行展开。重点分析了操作系统级、虚拟机以及云数据中心级叁方面节能高效的关键技术。相关分类研究对本文进一步开展以绿色节能为目标的动态虚拟机均衡算法研究具有很强的指导意义。2.提出了云计算环境下一整套分布式动态虚拟机均衡的启发式算法。提出利用中值绝对偏差和四分差来改进传统的设定静态阈值,进一步利用局部回归LR和强局部回归LRR的动态自适应算法进行过载主机探测。提出利用最短迁移时间策略、随机选择策略和最大相关性策略等叁种迁移选择算法进行虚拟机迁移选择。将云计算环境中的虚拟机安置问题定义为一个一维装箱问题,设计基于功耗的改进降序最佳自适应启发式算法BFD-PA进行虚拟机安置。通过使用真实Planetlab云数据中心工作负载数据进行仿真实验。结果表明,所提出的结合局部回归算法和最短迁移时间策略来实现虚拟机均衡的综合算法显着优于其他动态虚拟机均衡算法,能够大大降低SLA违例情况和并减少虚拟机迁移的数量。3.提出了基于相空间重构(PSR)和数据组合处理进化方法(EA-GMDH)的组合算法,首次将其用于云计算环境下的主机负载预测领域。利用PSR方法,将一维工作负载的时间序列重构成了多维空间中的时间序列,送入EA-GMDH神经网络,通过训练和学习得到最终的预测结果。通过使用真实Google云数据中心工作负载数据进行仿真实验。本文提出的EA-GMDH算法在平均负载预测和精确负载预测两个方面都好于对比的基准算法：Bayes, EMA, LWMA, LMA, AR, ANN和PP等。4.提出了一种全新的实现云环境下主机负载预测的方法,利用Autoencoder自编码网络和Softmax分类器,将回归问题转换成分类问题,再次提升了负载预测的准确度。通过无监督学习方法成功地将历史窗口中的负载数据特征提取出来。基于这些提取的特征,利用分类器,成功地获得了负载数据的预测结果。同样,通过使用Google云数据中心的工作负载数据作为数据源进行仿真。与基准参照算法ANN、Bayes以及EA-GMDH算法相比,提出的新算法可以获得更高的准确度性能,从而更好地为实现云环境下更为精确的动态虚拟机均衡提供服务和支撑,最终达到在满足QoS要求下降低系统整体能耗的目的。
詹瑾瑜[7]2005年在《SoC软/硬件协同设计方法研究》文中认为随着嵌入式系统与微电子技术的飞速发展，硬件的集成度越来越高，这使得将CPU、存储器和T／O设备集成到一个硅片上成为可能，SoC应运而生，并以其集成度高、可靠性好、产品问世周期短等特点逐步成为当前嵌入式系统设计技术的主流。传统的嵌入式系统设计开发方法无法满足SoC设计的特殊要求，这给系统设计人员带来了巨大的挑战和机遇，因此针对SoC的设计方法学已经成为当前研究的热点课题。 论文首先分析了嵌入式系统设计的发展趋势，论述了传统设计开发方法和工具的局限性，针对SoC设计技术的特点探究了SoC软/硬件协同设计方法的流程，清晰地确定了设计开发过程中各个阶段的任务和目的，并指出了SoC软／硬件协同设计方法学中需要优先解决的主要问题。采用“各个击破”的思路，分别对SoC性能指标评价技术、SoC软／硬件协同综合方法、SoC软／硬件协同验证技术、SoC测试调度策略进行了深入研究，试图建立一个SoC软/硬件协同设计方法框架。基于上述思路，本文对SoC软/硬件协同设计方法学展开了系统、深入地理论研究和实验分析，主要的贡献与创新之处包括： 1) 为了克服传统嵌入式系统软/硬件协同设计方法和工具不足，重点研究了基于可重用技术的SoC设计特点，讨论了设计开发过程中的难点问题，为设计开发SoC提供了依据，提出了一种SoC软／硬件协同设计流程。该设计方法的基础是IP核和软件构件库，将可重用设计技术融入SoC的划分、验证、开发实现和测试等各个阶段，同时还允许在系统实现以前评价和验证系统设计的功能要求和性能指标，避免了系统设计不当而产生的错误，达到了尽早纠错、排错的目的。 2) 为了得到高品质的SoC设计，分析了现有嵌入式电子产品的性能需求，总结了可重用SoC设计的主要性能指标，重点研究了成本、功耗、时间特性和硬件面积四个主要性能指标，并分别阐述了它们的分析和评价方法，为SoC的系统划分、设计、验证和测试奠定了基础。 3) 为了获得嵌入式电子产品软件和硬件的最优划分，在分析了现有软/硬件协同综合算法不足之处的基础上，重点研究了SoC软/硬件协同综合方法的特殊要求，提出了一种基于图论的解决方案，将SoC软/硬件协同综合问题转换为赋权有向图的最优路径问题，通过改进的最优路径算法达到求解
彭方[8]2008年在《路预测与可重构Cache的自适应低能耗算法研究》文中研究表明在嵌入式系统中,性能和功耗是设计者最关心的两大要素。Cache作为处理器与主存之间的桥梁,能够从主存中移入部分数据,利用所访问数据的空间局部性和时间局部性,减少访存时间,提高系统性能。然而,Cache的存在不仅占据了大量的芯片面积,也带来了较大的能耗开销。从体系结构层面上优化Cache设计,能够给系统的性能和功耗带来很大的改善。路预测是一种基于传统组相联Cache的低功耗优化策略,以一定的性能损失为代价来减少系统功耗,但在预测准确性较低的情况下,不仅无助于功耗的降低,反而会导致性能的退化。本文为路预测Cache提出了一种动态自适应路预测算法DSTWP(Dynamic Self-Tuning Way-Predicting)。该算法通过对路预测有效性进行判断并监测时间片内程序局部性的变化,选择性开启和关闭路预测机制,消除路预测带来的不利影响,极大地减少预测失效开销,满足高性能低功耗的要求。由于不同的应用程序对Cache的容量需求不同,在系统中引入动态可重构Cache,可以在程序运行时,根据Cache工作状态的变化,对Cache容量进行调整。从而,在对性能造成最小冲击的情况下,较大地提高能量效率。本文针对可重构Cache提出了一种基于LRU算法的动态路重构算法LRU-WRC(LRU based Way Reconfigurable Cache)。该机制利用LRU算法,对Cache各块的访问情况进行实时统计,并设立一个时间片的预判过程,根据LRU统计的Cache实时访问情况,选择各组中局部性最差的块进行屏蔽。该路重构策略能够准确地对Cache路进行动态配置,显着地减少了Cache访问的动态能耗;而重构状态预判机制,使得Cache命中率比较稳定,性能得到了很好的维持。路预测Cache与可重构Cache均在保证性能的前提下,有效地降低了系统的能量消耗。同时,这两种技术的原理又有一定的相似之处,在目前的研究中,这两种技术经常被独立应用于计算机系统的低能耗设计当中。本文为路预测和可重构Cache提出了基于路预测的动态路重构Cache方案(WPRC:Way-Predict Reconfigurable Cache),能够在同一系统上指导两种算法协同工作。实验表明,该算法在保证性能的前提下,有效地节省了Cache存储系统的能量消耗。
参考文献：
[1]. 基于硬件的动态低功耗自适应技术研究[D]. 张杰. 国防科学技术大学. 2004
[2]. 嵌入式系统动态低功耗设计策略的研究[D]. 卜爱国. 东南大学. 2006
[3]. 超深亚微米微处理器漏流功耗的体系结构级优化技术研究[D]. 张承义. 国防科学技术大学. 2006
[4]. Cache低功耗技术研究及SimpleScalar模拟器分析[D]. 杨德. 内蒙古大学. 2007
[5]. 众核处理器自适应容错技术研究[D]. 贾文涛. 国防科学技术大学. 2016
[6]. 云数据中心绿色节能需求的虚拟机负载均衡技术研究[D]. 彭成磊. 南京大学. 2016
[7]. SoC软/硬件协同设计方法研究[D]. 詹瑾瑜. 电子科技大学. 2005
[8]. 路预测与可重构Cache的自适应低能耗算法研究[D]. 彭方. 湖南大学. 2008
标签：计算机硬件技术论文; 自适应论文; 冗余技术论文; 嵌入式系统论文; 容错机制论文; 优化策略论文; 冗余系统论文; 动态论文; 处理器技术论文; soc论文;