徐洁[1]2013年在《基于FPGA的JPEG图像压缩系统的实现》文中研究说明随着图像质量及其对处理实时性要求的不断提高,软件方法实现图像压缩越来越难以满足实际需要,FPGA固有的并行处理能力及其在高速计算方面的优势使得它在图像压缩中的应用越来越广泛,本文对基于FPGA的JPEG图像压缩系统进行了研究。本文针对JPEG图像压缩的四个主要环节分别进行了设计与实现。2D-DCT变换采用行列分解法将其分解为两次ID-DCT变换和一次转置操作,其中ID-DCT变换采用了一种改进的AAN算法实现,在有效降低运算量的同时,降低了FPGA的逻辑资源占用率。在AAN算法的实现中,引入流水线思想对该模块进行优化处理。量化模块和Zig-zag扫描模块的FPGA实现时引入了乒乓操作的设计思想,实现了数据处理的无缝切换。熵编码模块采用Huffman编码,DC系数和AC系数分别进行编码,通过数据拼接将变长码转换为定长码进行输出,得到最终的Huffman码流。本文的实现方案中,通过采用快速算法降低了运算量,而流水线操作思想和乒乓操作思想的引入则是以面积换取速度,在提高系统处理速度的同时,增加了其数据吞吐率,保证了图像数据处理的时间连续性,达到了图像处理对系统实时性的要求。系统基于Xilinx公司的Spartan-3E开发板,在ISE12.3的开发环境中,使用VerilogHDL语言开发完成。针对各主要模块和系统进行了完整的硬件平台测试,测试结果验证了系统功能,其压缩性能基本达到了实际应用要求。
唐赛明[2]2007年在《基于FPGA的JPEG压缩编码的研究与实现》文中研究表明随着移动终端、多媒体、通信、图像扫描技术的发展,图像应用日益广泛,压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时, FPGA单片规模的不断扩大,在FPGA芯片内实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛,是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现,具有广阔的应用背景。论文从实际工程应用出发,通过设计图像压缩的IP核,完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准,然后在设计规划过程中,采用SOC的设计思想,给出整个系统的内部结构、层次划分,对各个模块的HDL实现进行详细的描述,最后完成整体验证。方案采用了IP核复用的设计技术,基于Xilinx公司本身的IP核,进行了再次开发。在研究JPEG标准的核心算法DCT的基础上,加以改进,设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化,提高了速度,减少占用过多的片内资源。设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合,最后通过Modelsim仿真验证。分辨率为352×288大小的源图像,在不同的压缩等级设置下,均测试通过。仿真验证的结果表明:基于FPGA的JPEG压缩编码占用较少的硬件资源,可在较高的工作频率下运行,设计在速度和资源利用率方面达到了较优的状态,能够满足一般图像压缩的要求。整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去,具有一定的使用价值。
尹伟[3]2004年在《基于FPGA的JPEG编解码芯片设计》文中研究说明近年来，随着微电子技术的高速发展，数字图像压缩编码技术的逐渐成熟，实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用，图像压缩／解压的IC芯片也已成为多媒体技术的核心，实现这些算法芯片的研究成为信息产业的新热点。 本文基于FPGA设计了JPEG图像压缩编解码芯片，通过改进算法优化结构，在合理地利用硬件资源的条件下，有效地挖掘出算法内在的并行性。在JPEG编码器设计中，改进了JEONG的DCT变换算法，采用流水线优化算法解决时间并行性问题，提高了DCT／IDCT模块的运算速度；设计了基于查找表结构的定点乘法器，便于在设计中共享乘法单元，以适应流水线设计的要求；依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成Huffman编解码的运算，同时也提高了编解码速度。在JPEG解码器设计中，根据Huffman码字本身的特点和JPEG标准，设计了一种Huffman码字分组结构，基于该结构提出分组Huffman查找表及地址编码的设计方法，进而完成了新的快速Huffman解码算法及其模块设计。 整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSⅡ平台上进行了逻辑综合及功能和时序仿真。综合和仿真结果表明，基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源，达到了较高的工作频率，在速度和资源利用率方面均达到了较优的状态，可满足实时JPEG图像编解码的要求。 在逻辑设计的基础上，该设计可以进一步作硬件仿真和实验，将源代码烧录进FPGA芯片，作为独立器件或有自主知识产权的JPEG IP模块，应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现。
马剑钊[4]2008年在《基于FPGA的JPEG编码算法的优化设计与硬件实现》文中认为在日常的生活中,每天都有大量的信息用数字进行存储、处理和传送。图像压缩所解决的问题就是尽量减少表示数字图像时需要的数据量。JPEG静态图像压缩算法(ISO/IEC 10918-1)因其对连续色调、多级灰度的静止图象具有优良的压缩特性得到了广泛使用,已成为目前多媒体通信中的图像压缩标准之一。本文基于现场可编辑门阵列(Field Programmable Gate Array)设计并实现了JPEG图像编码器。在简要介绍JPEG标准和FPGA设计流程的基础上,对JPEG编码器各主要模块进行了深入的研究,并设计了JPEG编码器的整体架构。在JPEG图像编码器中,二维DCT单元在整个编码算法中消耗的时间约占总编码时间的70%,因此提高二维DCT变换单元的时钟频率显得很有必要,本文利用改进的分布式结构实现二维DCT变换,有效地减少了二维DCT单元的运算时间。在认真分析量化器单元和ZigZag扫描器单元的工作原理的基础上,将ZigZag扫描器集成到了量化器上,节约了量化和ZigZag扫描的时间。采用了Verilog硬件描述语言对JPEG基本模式硬件编码器的各主要模块进行设计实现,并给出了主要模块的仿真结果。本课题的JPEG编码器的设计与实现,为复杂的图像编码器在FPGA上实现做了探索性的尝试,对其他的图像编码系统的IP核设计以及FPGA实现有着积极的借鉴意义。
贺军[5]2003年在《基于FPGA的JPEG图像压缩芯片设计》文中研究说明JPEG静态图像压缩算法（ISO/IEC 10918）因其对连续色调、多级灰度的静止图象具有优良的压缩特性得到了广泛使用，已成为目前多媒体通信中的图像压缩标准之一。本文探讨了以FPGA（Field Programmable Gates Array）为平台，使用HDL（Hardware Description Language）语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片。在简要介绍JPEG基本模式标准和FPGA设计流程的基础上，针对JPEG基本模式硬件编码器传统结构的缺点，提出了一种新的改进结构。JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述，并分别给出了改进结构中各个模块的单独测试结果。在本文的测试部分，阐述利用实际图像作为输入，从FPGA的输出得到了正确的压缩图像，计算了相应的图像压缩速度和图象质量指标，并与软件压缩的速度和结果做了对比，提出了未来的改进建议。本课题的JPEG编码器设计，为复杂片上系统（SoC）的设计技术做了有益的探索性尝试，对今后大规模片上系统的设计有着积极的借鉴意义。
刘敏慧[6]2018年在《箭载高帧频图像压缩装置设计与实现》文中研究说明遥感技术的快速发展,使得通过遥感卫星获取有效数据成为了可能,同时也极大地促进了军事和国防事业的发展。由于通过遥感器获得的数据需要实时传送到地面,而遥感图像分辨率的不断提高,使得需要采集传输的数据量急剧增加,空间对地数据传输的难度也随之增大。遥感图像数据传输的需求不能仅依靠提高传输带宽来满足,必须经过数据压缩技术的处理,因此,研究基于箭载的高帧频图像压缩装置有着重要的现实意义。本文首先介绍了图像压缩原理及图像压缩标准,为系统的设计提供了理论支撑。通过对国内外现有箭载图像压缩技术的调研以及基于系统功能需求的综合考虑,确定了以FPGA为主控芯片,专用JPEG2000编解码芯片ADV212为核心的架构,设计并实现了高帧频图像压缩装置。设计了图像压缩装置的整体方案,重点完成了图像压缩装置的硬件及逻辑设计。以系统方案为核心,根据硬件电路设计部分所选的芯片及工作模式,完成了包括图像采集、存储、压缩等模块的电路原理图及PCB设计。通过VHDL硬件描述语言设计并实现了图像采集、存储、压缩及传输等模块的功能,并在此基础上搭建了系统测试平台。论文最后,通过系统测试平台对压缩装置进行了系统的测试,分析了测试结果,验证了图像压缩装置可实现最高100帧/s的图像压缩。结果表明,本文设计的图像压缩装置可以实时处理图像数据,满足系统要求。
张伟[7]2014年在《用于视频监控平台的JPEG2000压缩系统的FPGA实现》文中指出在高性能视频监控系统中，考虑到传输带宽、外部存储空间的限制以及特定场合图像的无损获取，要求采集端对图像数据能够无损压缩传输。本文基于某公司的视频监控处理平台，采用FPGA实现了JPEG2000图像压缩系统。主要工作如下：1、在实现JPEG2000压缩系统的FPGA结构上，采用模块化的设计方式把整个压缩系统分为预处理模块、分量变换模块、小波变换模块、系数量化模块、Tier1编码器和Tier2编码器模块。2、在小波变换模块:根据实现无损压缩的需求，采用提升5/3离散小波，并且根据小波变换中提升系数的特点，采用映射结构替代通常的乘法运算，减少了关键路径延时，提升了变换速度；根据提升步骤的分裂、预测和更新特点，利用叁级流水线实现一维小波变换，优化了硬件资源和速度。3、在编码器模块：Tier1模块包含了位平面编码和算术编码。位平面编码器的设计采用通道并行方案；在算术编码器的实现方式上，采用自适应二进制算术编码和五级流水线方式，提升了编码器的效率。在Tier2编码器模块，根据JPEG2000编码规则，对Tier1编码器输出的压缩数据进行码流组织；根据处理平台的需求，实现20:1的压缩倍数。最后，采用Quartus II和ModelSim进行编译和仿真，并在ALTERA公司的Stratix III的验证版上进行验证，与MATLAB计算结果进行比较，实现了正确的功能。小波变换模块的最高工作频率达到97.64MHZ，FPGA的逻辑资源使用率仅为1%；整个JPEG2000压缩系统的工作频率为89.53MHZ，FPGA逻辑资源使用率为54%，满足实际项目中对1280*720p60Hz图像20:1的压缩要求。
张慧慧[8]2017年在《基于FPGA的JPEG压缩编码器的设计与实现》文中指出随着数码相机等电子产品渗透在人类生活的方方面面,以及图像技术在航天、通讯、生物医学等领域的不断应用,这些广大的需求刺激着图像压缩技术的发展。从JPEG压缩到JPEG2000,再到JPEG XR,科研工作者对图像压缩的研究从未停止脚步。虽然JPEG2000和JPEG XR在某些性能方面优于JPEG压缩技术,但事实上,JPEG压缩仍然是事实上的主流技术。同时,鉴于FPGA的快速发展与广泛应用,它丰富的资源优势及它强大的并行优势越来越受到人们的青睐,因此,在很多对速度和实时性要求较高的应用中,科研人员更趋向用FPGA来实现图像压缩。鉴于JPEG压缩在各领域的应用多是灰度图像,因此本文实现的JPEG压缩器是针对灰度图像进行设计的。本文首先介绍了图像压缩的研究背景与意义以及目前JPEG压缩的发展现状,然后给出了JPEG编码器在FPGA中实现的设计方案,并对本设计采用的JPEG压缩基本系统的流程进行了详尽的介绍。其次,又针对JPEG压缩中重要的算法DCT变换和量化给出了新的实现方式,并用MATLAB对其做了仿真验证。接着按模块化的思想一一介绍了各个模块在FPGA中的设计实现,最后给出了各模块的测试验证。本设计采用Altera公司Cyclone III系列的芯片,在QuartusII 13.0的开发环境下完成设计。对二维DCT变换模块,采用了类陈氏算法,充分利用FPGA的并行性和乘法器资源,实现了快速、稳定的DCT变换。量化模块创新的实现了可在FPGA中进行9级不同量化表的选择,以查找表的方式实现了DC/AC系数的熵编码。并先后对各个模块进行了功能测试,将图像源数据做成MIF文件进行测试,并用第叁方软件解码,最后证明能够显示完整的图片。测试结果表明,该JPEG编码器实现了预期的功能,达到设计目标。
吴小敏[9]2017年在《基于FPGA和ADV212的静态图像压缩系统设计》文中提出图像压缩技术可减少图形内部的冗余信息,且以一定质量为前提,高效的进行数据的存储与传输。JPEG2000是目前比较先进的图像压缩标准,具有低误码率、支持有损无损压缩、渐进传输等功能,适用于多种领域。但由于该算法比较复杂,设计时间长,修改困难,阻碍了该算法的推进,故研究基于JPEG2000实现静态图像压缩变的很有现实意义。本系统采用FPGA组合ADV212方案来实现静态图像压缩。FPGA选用XC5VSX50T,用来实现系统的时序控制以及数据的辅助处理;ADV212为JPEG2000专用编解码芯片,负责图像的压缩;编码后产生的码流经FPGA内部FIFO寄存器传输给RS422;通过RS422/232转换器将数据传输到计算机中,主机通过串口来读取数据。本系统灵活可靠,可对PAL制式静态图像(720×288)和大尺寸图像(1920×1080)进行JPEG2000压缩,由于ADV212数据采样量的限制,对于PAL制式图像仅需一片ADV212来压缩,而大尺寸图像则需两片ADV212来进行协调处理。最后对PAL制式压缩图像进行了相关测试,改变JEPG2000配置参数,采用PSNR(峰值信躁比)和MSE(均方误差)两个指标来衡量重构图像的质量。测试结果表明,图像失真度与压缩倍数成正比;小波变换在3级以上时,图像效果较好;而渐近传输数据量越多,图像越清晰。基于以上设计,本系统灵活可靠,能够实现静态图像的压缩,且重构图像不管是在主观视觉还是在客观评价上都能达到比较好的效果。
胡康韬[10]2012年在《星载图像压缩编码系统的设计与实现》文中提出随着航天技术的不断发展,作为航天领域中的关键技术之一,空间遥感技术具有越来越高的科研价值。新型的遥感光学设备的应用,使得空间遥感数据量日益增加。有限的星上存储空间和信道传输带宽已远不能满足海量遥感图像数据的传输要求。因此,对遥感图像数据压缩技术的研究显得尤为必要。本文依托于某空间技术公司的实际工程项目,旨在通过对图像压缩技术的研究,设计一个成本低、可靠性高的图像压缩系统,以满足该工程项目的需求。在对比现有技术实现方案的基础上,最终提出了"FPGA+专用的JPEG2000算法芯片(ADV212)”系统解决方案,并对该方案的可行性与正确性进行了验证。本文首先介绍了图像压缩技术及其在国内外发展的状况,并重点介绍了JPEG2000图像压缩标准。在此基础上,设计并实现了针对本项目的基于JPEG2000标准的图像压缩系统。然后,给出了星载图像压缩系统的硬件实现方案,包括各模块逻辑功能的设计和外部接口的处理等,并采用Xilinx FPGA实现了各个模块的接口逻辑电路。最后,通过对该系统进行性能分析,验证了该方案的可行性与正确性。
参考文献：
[1]. 基于FPGA的JPEG图像压缩系统的实现[D]. 徐洁. 大连理工大学. 2013
[2]. 基于FPGA的JPEG压缩编码的研究与实现[D]. 唐赛明. 湖南大学. 2007
[3]. 基于FPGA的JPEG编解码芯片设计[D]. 尹伟. 大连理工大学. 2004
[4]. 基于FPGA的JPEG编码算法的优化设计与硬件实现[D]. 马剑钊. 中南大学. 2008
[5]. 基于FPGA的JPEG图像压缩芯片设计[D]. 贺军. 电子科技大学. 2003
[6]. 箭载高帧频图像压缩装置设计与实现[D]. 刘敏慧. 中北大学. 2018
[7]. 用于视频监控平台的JPEG2000压缩系统的FPGA实现[D]. 张伟. 华南理工大学. 2014
[8]. 基于FPGA的JPEG压缩编码器的设计与实现[D]. 张慧慧. 中北大学. 2017
[9]. 基于FPGA和ADV212的静态图像压缩系统设计[D]. 吴小敏. 聊城大学. 2017
[10]. 星载图像压缩编码系统的设计与实现[D]. 胡康韬. 西安电子科技大学. 2012
标签：无线电电子学论文; 图像压缩论文; fpga论文; 图像编码论文; 静态方法论文; 静态测试论文; 编码转换论文; 模块测试论文; 数据压缩论文; jpeg2000论文;