广西地凯科技有限公司 广西南宁 530003
摘要：在电子设计自动化（EDA）工程中，用硬件描述语言表达设计思想，用计算机进行模拟、仿真，可测试设计把测试器件设计到芯片系统内部，实现了内建自测试功能。利用EDA集成设计环境，可以使得电子设计流程全自动实现。本文结合EDA的相关特点和理论，研究了使用EDA进行电子设计的方法。
关键词：电子设计自动化；电子设计；应用
前言
以往电子产品的设计方法为：设计项目经过工程估算，实验板搭试、调整，印刷电路板设计与制作，装配与调试，用逻辑分析仪、示波器等电子仪器进行性能测试，若测试不符合设计要求则从头开始，进行新一轮的设计开发过程，直到达到设计要求。这种循环有时需要3-4次，整个过程全由人工完成，使得新产品的开发周期很长。EDA工程的出现，现代电子设计方法的应用，加快了产品开发速度。可以说现代电子设计技术的核心就是EDA工程，它的出现促进了电路模拟技术的发展。
1、EDA技术概述
1.1 EDA技术特征
概括来说，EDA的主要特征是：硬件采用工作站和高档微机；软件采用EDA 212具，功能包括：原理图输入、硬件描述语言输入、波型输入、仿真设计、可测试设计、逻辑综合、形式验证、时序分析等各个方面。设计方法采用自顶向下的方法，设计工作从高层开始，使用标准化硬件描述语言（VHDL）描述电路行为，自顶向下跨过各个层次，完成整个电子系统设计。
此外EDA还提供了良好的逻辑综合与优化功能，它能够将设计人员设计的逻辑级电路图自动地转换为门级电路，并生成相应的网表文件、时序分析文件和各种报表，若设计没有错误，最终生成可以编程下载的文件。
1.2 EDA的技术优势
一是用HDL对数字系统进行抽象的行为与功能描述以及具体的内部线路结构描述，从而可以在电子设计的各个阶段、各个层次进行计算机模拟验证，保证设计过程的正确性，可以大大降低设计成本，缩短设计周期[1]。
二是EDA技术中最为瞩目的功能，即最具现代电子设计技术特征的功能是日益强大的逻辑设计仿真测试技术。EDA仿真测试技术只需通过计算机，就能对所设计的电子系统从各个不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统的安装后．还能对系统上的目标器件进行所谓边界扫描测试。
三是开发技术标准化、规范化，具有良好的可移植与可测试性。EDA技术的设计语言是标准化的，不会由于设计对象的不同而改变。
2、EDA在电子设计中的设计思路
2.1电路设计
设计人员首先确定设计方案，并选择能实现该方案的合适元器件，然后根据元器件设计电路原理图，接着进行第一次仿真，其中包括数字电路的逻辑模拟、故障分析等。其作用是在元件模型库的支持下检验设计方案在功能方面的正确性。
仿真通过后，根据原理图产生的电路连接网络表进行印刷电路板的自动布局布线。在制作PCB之前，还可以进行PCB后分析，并将分析结果反馈回电路图；进行第三次仿真，称之为后仿真。其作用是检验PCB在实际工作环境中的可行性。
2.2系统级设计
基于系统级的EDA设计方法其主要思路是采用“自顶向下”的设计方法，使开发者从一开始就要考虑到产品生产周期的诸多方面，包括质量、成本、开发周期等因素。第一步从系统方案设计入手，在项层进行系统功能划分和结构设计；第二步用VHDL、Vcrilog-HDL等硬件描述语言对高层次的系统行为进行描述；第三步通过编译器形成标准的VHDL文件，并在系统级验证系统功能的设计正确性；第四步用逻辑综合优化工具生成具体的门级电路网络表，这是将高层次描述转化为硬件电路的关键：第五步将利用产品的网络表进行适配前的时序仿真；最后是系统的物理实现级，它可以是CPLD、FPGA或ASIC[2]。
期刊文章分类查询,尽在期刊图书馆
3、EDA在电子设计中的应用
3.1源程序的编辑和编译
利用EDA技术进行一项电子工程设计，首先需利用EDA工具的文本编辑器或图形编辑器将它用文本方式或图形方式表达出来，进行排错编译，变成VHDI。文件格式，为进一步的逻辑综合做准备。常用的源程序输入方式有三种：
一是原理图输入方式：利用EDA工具提供的图形编辑器以原理图的方式进行输入，原理图输入方式比较容易掌握，直观且方便。
二是状态图输入方式：以图形的方式表示状态图进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDL程序。这种设计方式简化了状态机的设计，比较流行。
三是VHDL软件程序的文本方式：最一般化、最具普遍性的输入方法，任何支持VHDL的EDA工具都支持文本方式的编辑和编译。
3.2逻辑综合和优化
所谓逻辑综合，就是将电路的高级语言描述（如HDL原理图或状态图形的描述）转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件。逻辑映射的过程，就是将电路的高级描述，针对给定硬件结构组件，进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。而网表文件就是按照某种规定描述电路的基本组成及如何相互连接的关系的文件。
3.3目标器件的布线/适配
适配所选定的目标器件（FPGA/CPLD芯片）必须属于原综合器指定的目标器件系列。对于一般的可编程模拟器件所对应的EDA软件来说，一般仅需包含一个适配器就可以了，如Lattice的PAC—DESIGNER。通常，EDA软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商自己提供，因为适配器的适配对象直接与器件结构相对应[3]。
3.4目标器件的编程/下载
如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原设计的要求，则可以将由FPGA/CPLD布线/适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片FPGA或CPLD中。
3.5设计过程中的有关仿真
设计过程中的仿真有三种，它们是行为仿真、功能仿真和时序仿真。
行为仿真就是将VHDL设计源程序直接送到VHDL仿真器中所进行的仿真。该仿真只是根据VHDL的语义进行的，与具体电路没有关系。在这时的仿真中，可以充分发挥VHDL中的适用于仿真控制的语句及有关的预定义函数和库文件。
功能仿真就是将综合后的VHDL网表文件再送到VHDL仿真器中所进行的仿真。这时的仿真仅对VHDL描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延时特性。
所谓时序仿真，就是将布线器/适配器所产生的VHDL网表文件送到VHDL仿真器中所进行的仿真。该仿真已将器件特性考虑进去了，因此可以得到精确的时序仿真结果。
3.6硬件仿真/硬件测试
硬件仿真和硬件测试的目的，是为了在更真实的环境中检验VHDL设计的运行情况，特别是对于VHDL程序设计上不是十分规范、语义上含有一定歧义的程序。一般的仿真器包括VHDL行为仿真器和VHDL功能仿真器，它们对于同一VHDL设计的“理解”，即仿真模型的产生，与VHDL综合器的“理解”，即综合模型的产生，常常是不一致的。此外，由于目标器件功能的可行性约束，综合器对于设计的“理解”常在一有限范围内选择，而VHDL仿真器的“理解”是纯软件行为，其“理解”的选择范围要宽得多，结果这种“理解”的偏差势必导致仿真结果与综合后实现的硬件电路在功能上的不一致。当然，还有许多其他的因素也会产生这种不一致，由此可见，VHDL设计的硬件仿真和硬件测试是十分必要的。
结语
EDA技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的EDA工具问世。但就目前而言我国EDA工程的开发应用水平与发达国家还有一定的差距，因此，需要有更多的电子工程人员跻身于EDA工程领域中，开发研制我国自己的EDA工具。这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竞争与发展的需要。
参考文献：
[1]张彦超.电子设计自动化技术及其应用简述[J].科技创新与应用.2013（07）.
[2]李晓铭.电子设计自动化技术在电子设计技术中发展的优势[J].河南科技.2011（12）.
[3]杨帆.浅谈电子设计自动化技术[J].科技广场.2009（03）.
作者简介：
黄本锐（1989-），男，广西钦州人，助理工程师，大学本科，从事电子设计工作。
论文作者:黄本锐
论文发表刊物:《基层建设》2016年27期
论文发表时间:2017/1/9
标签：电子设计论文; 功能论文; 电路论文; 硬件论文; 技术论文; 测试论文; 器件论文; 《基层建设》2016年27期论文;