广州山锋测控技术有限公司 广东广州 510000
摘要：介绍了一种基于FPGA的采用等精度测量方法的频率测量电路设计。阐述了等精度频率测量的原理与方法，介绍了射频信号调理方法、分频电路设计、高稳晶振的选择与射频信号放大电路设计。经实际应用证明，该频率测量电路在0.5MHz到1.2GHz频率范围内，频率测量精度可达到5×10-8，符合实际应用的要求。
关键词：FPGA；等精度测量；高稳晶振；信号放大
中文引用格式：
0 引言
频率测量电路广泛应用于通信系统收信机、发信机性能指标测试。频率是指在单位时间内周期信号变化的次数。频率通常用符号f来表示，其基本单位为Hz，在无线电技术中，经常使用kHz、MHz以及GHz来作为频率单位[1]。常用的频率测量方法有直接计数法、模拟内插法与等精度测量法。等精度测量法首先给出宽度一定的预置闸门脉冲，利用D触发器实现预置闸门时间与被测信号同步从而使闸门时间是被测信号整数倍，同时统计闸门时间内标准信号脉冲个数，从而得到被测信号频率，等精度频率测量存在标准信号±1Hz误差，通过提高标准信号频率可以减小测量误差。等精度频率测量可以实现整个测试频段等精度测量。
1 等精度测频原理
采用等精度测频法实现频率测量，利用两个计数器分别对被测信号和标准时钟进行计数，而且这两个计数器的使能信号是将预制闸门信号经由被测信号同步而产生，保证闸门时间是被测信号周期的整数倍。因此消除了对被测信号计数所产生的±1Hz误差。测量原理框图如图1所示。
图1 频率测量原理框图
预置闸门时间为T，经过D触发器处理后变为与被测信号同步的实际闸门T1。标准时钟频率为f0，计数值为N0，被测信号计数值为Nx，被测信号频率为f0×Nx / N0。被测信号的相对测量误差与闸门时间和标准时钟频率有关，频率测量精度≤1/（T1×f0）。
2 系统软硬件设计
系统由硬件与软件两部分组成。硬件包括FPGA信号处理电路、射频信号输入衰减电路、分频电路、信号调理电路、高稳晶振电路与显示电路。软件主要包括数据处理与控制。对于频率20MHz以上信号需要先进行8分频，信号调理后送入FPGA芯片。系统组成框图如图2所示。
图4 信号调理电路图
2.4高稳晶振
根据频率测量精度与闸门时间、参考晶振频率有关，闸门时间越长、参考晶振频率越高，测量精度越高。一般闸门时间选择为1S，因此采用更高频率的晶振，可以获得更高的精度。本方案中参考晶振频率选择100MHz，保证频率测量精度优于5×10-8。
2.5 系统软件设计
FPGA内部集成了CPU、DSP以及各种接口控制模块，对有些存储量要求不大的系统，甚至可将外部的Flash和SDRAM都集成在FPGA中[2]。FPGA控制器选择EP1C6T144，主要完成D触发器实现、计数器实现、脉冲计数、频率计算与显示功能。系统程序流程图如图5所示。
图5 系统程序流程图
3 结论
采用等精度频率测量技术，结合100MHz高稳晶振，等精度频率测量可以实现整个测试频段等精度测量。经过实际测试，频率测量精度可以达到5×10-8，达到了设计要求。
参考文献：
[1].李蓓洁.射频功率/频率测量模块硬件设计[D].成都：电子科技大学，2014.
[2].吴厚航.深入浅出玩转FPGA[M].北京：北京航空航天大学出版社，2010
论文作者:常明,赵青,易国凯
论文发表刊物:《建筑细部》2018年第21期
论文发表时间:2019/5/13
标签：频率论文; 测量论文; 精度论文; 信号论文; 闸门论文; 电路论文; 晶振论文; 《建筑细部》2018年第21期论文;