摘要：由于TSV-3D封装优良的性能和巨大的潜力被认为是继引线键合(Wire Bonding)、TAB 和倒装芯片(FC)之后的第四代封装技术。本文结合TSV-3D封装技术的专利申请和发展状况，介绍了TSV-3D封装关键技术的发展演进路线。
关键词：三维；硅通孔；封装；专利分析
三维(3D，Three-Dimensional)集成封装技术是未来的关键性发展技术之一，是实现小型化、克服信号延迟导致的所谓“布线危机”的解决方案。3D集成封装技术研究主要涉及以下三大方向：3D片上系统(SoC)，贯穿硅通孔技术(TSV，Through-Silicon Via)和封装体的3D叠层技术(PoP)。其中，TSV技术是通过在晶圆和晶圆之间，芯片和芯片之间以及晶圆和芯片之间制作垂直导通孔，由TSV进行互连及信号传输的技术。基于TSV技术的3D集成封装是一种系统级架构方法，其内部含有多个平面器件的堆叠，并经由TSV实现垂直方向的全局信号互连。
1 TSV-3D封装技术专利申请趋势分析
截至2017年7月，全球TSV-3D封装技术领域总申请量为3265项。专利申请情况总体呈现先缓慢发展后快速增长的趋势，从1990年到2005年为缓慢发展期，一共只有16项专利申请，大约只占全部申请量的1%。2006年到2013年为快速发展期，在2011年达到顶峰，为497项专利申请，在这一阶段TSV-3D封装技术高速发展，大约占全部申请量的73%。2013年至今为稳固发展期。
2TSV-3D封装技术发展分析
目前，TSV-3D封装技术还处于开发阶段，业界研究的热点主要有：TSV刻蚀和填充、晶圆/芯片减薄、晶圆/芯片键合、热管理。
2.1TSV刻蚀和填充、晶圆/芯片减薄
TSV刻蚀和填充、晶圆/芯片减薄属于TSV-3D封装技术的基础技术。1999年，日本企业在中国申请了第一个晶圆/芯片技术的专利申请，授权公告号为CN1200793C，其为首次公开使用TSV来形成半导体芯片叠层的中国专利文献，通过运用激光钻孔和各向异性蚀刻相结合的工艺来形成高深宽比的TSV，首先通过各向异性蚀刻获得了光滑的侧壁，然后可以在光滑的通孔侧壁上形成绝缘膜，防止了后续填充在TSV中铜向侧壁的扩散，提高了填充镀铜的效果，同时也提高了镀铜形成的TSV导电层的导电性和可靠性，并公开了使用通孔来形成半导体芯片的叠层。紧接着，相继出现了对四V基片进行背部减薄以及对TSV填充的专利申请，2001年肖特股份有限公司的专利DE10141571A1，通过削薄基质材料而获得TSV，并具体公开了先形成通孔再削薄基质以及先削薄基质再形成通孔的技术方案。上述分析表明在TSV-3D封装技术发展的初期阶段，专利申请人关注的主要是TSV的制造工艺及其结构方面的改进。在经历了5年左右的技术发展，迎来了TSV-3D封装技术专利申请的第二阶段，主要涉及通过释放或消除应力来提高TSV-3D封装电学性能和机械性能的专利申请。又经过了大约5 年，进入了TSV-3D封装技术专利申请的第三阶段，时间为2011年至今，主要涉及TSV的填充、填充材料以及导电层的形成方法。其中，2011年北京大学研发出了使用TSV来散热的封装结构，使TSV兼具导电和散热的性能，能够改善电源完整性。近期，东芝的专利JP特開2016-62995A、中科院微电子所的专利CN104422987A，提出了在通孔中填充光纤以及通过不填充通孔而在通孔中形成光路的专利申请，将TSV用于传输光信号。
2.2晶圆/芯片键合
晶圆/芯片键合是指借助各种化学和物理作用连接两个或多个衬底或晶圆。目前有三种键合技术是最常用的，分别是金属键合、粘合剂键合、焊接键合。
金属扩散键合是在真空环境或者保护气氛环境下将一薄金属层制作到待键合的元件表面，然后对紧密贴合的两个金属表面施加高温高压并保持较长时间，使两个键合面间的金属原子相互充分扩散并最终合为一体来实现键合。
期刊文章分类查询,尽在期刊图书馆专利US2002/0163072A1公开了一种利用相邻键合表面的金属材料相互扩散的芯片键合方法，所述金属可包括铜或铜合金、金、银、镍、钛、钨等常见的传导性高的材料，通过对键合表面的金属材料进行加热加压，使得两个金属键合层形成可靠的键合连接。但是，在实践中研究人员发现这种键合方法要求两个相互接触的半导体元件具有非常好的共平面度，并且需要较高的键合温度和较长的工艺时间。
焊接键合是在适当的温度或压力条件下相邻两个TSV接口通过施加于TSV接口的焊料进行键合。早在2000年时，安靠公司就公开了一个典型的焊接键合方法如专利US6577013B1。焊接键合不需要如扩散键合所需要的高温度，仍能生产良好可靠的键合界面。但是，随着被叠层组件数目的增加，焊接键合逐渐遭遇难题，如英特尔的专利US2006/0273455A1，其描述了多个叠层晶圆的键合情况，当一个新晶圆被添加到叠层中时，需进行焊接过程而形成一个金属间化合物(IMC)，然而在此之前叠层晶圆之间的IMC也将在高焊接温度下再次生长，由于IMC通常是一个硬而脆的材料，重复生长很易出现失效问题。
粘胶键合是TSV-3D封装最主要的键合方式之一，适合于圆片级键合。从时间角度看，在1990年专利US4897708A公开了一种在晶圆之间通过粘胶层进行键合的例子，多个带有通孔的晶圆在垂直方向上通过液态粘胶材料的进行粘合堆叠，但是因为使用液态聚合物为键合材料，其刚度较差且对准误差大。2000年以后，人们开始关注粘胶键合在多方面的运用，不仅仅只是将其用来粘接芯片。2012-2014年，德州仪器的专利US2013/0062736A1公开了关于含多种材料组分的粘胶层，其中包括环氧树脂和BCB、聚酰亚胺(PI)等高分子聚合物、以及热固性粒子、感光粒子、碱性可溶离子等成分，此种混合材料综合了其组分材料的多种特性，实验证明这种粘胶层的键合强度能够达到3kgf/25nm2及其以上，并且热塑性和显影性能良好，还大幅度的降低了键合温度。通过上述分析可见，粘胶键合更适用于精度要求不高但是强度要求较高的封装产品中。
2.3热管理
在TSV-3D封装中，各个器件层厚度降低堆积在一起，使得结构越来越紧凑、功率越来越高，不容忽视的是工作温度和发热量也急剧上升，然而结构中芯片温度的增加会极大地增加电子元件的失效率，良好的散热性能是其能够正常使用的基本条件。使用散热性较好的层间材料始于日本钢管株式会社(NIKN)于1990年申请的JPH0825833B2。重要专利是高通于2009年申请的US8502373B2，揭示了一种通过用热传导材料填充堆叠的IC装置的层间气隙。2009年后新出现的技术改进点是对芯片附加部件的改进，例如使用热传感器、增加芯片问热时配缓解装置、利用风扇散热。高通于2013年申请的W02014015316A2，其提供了一种半导体封装，包括第一管芯和毗邻第一管芯的第二管芯，该半导体封装还包括被配置成测量第一管芯的漏泄电流的漏泄传感器，该半导体封装还包括藕合至漏泄传感器的热管理单元，热管理单元被配置成基于第一管芯的漏泄电流来控制第一管芯的温度。
3结论
TSV-3D封装技术属于较新的半导体先进技术，可以考虑基于现有TSV结构进行新结构的研究开发，以TSV-3D封装技术的填充工艺为突破口，加强对填充新材料和新应用相结合的研发力度。
参考文献
[1] Lau J H. Overview and outlook of through-silicon via (TSV) and 3D integrations[J]. Microelectronics International, 2011, 28(2): 8-22.
[2] Lau J H. Evolution, challenge, and outlook of TSV, 3D IC integration and 3D silicon integration[C]//Advanced Packaging Materials (APM), 2011 International Symposium on. IEEE, 2011: 462-488.
[3] Motoyoshi M. Through-silicon via (TSV)[J]. Proceedings of the IEEE, 2009, 97(1): 43-48.
作者简介：颜琳淑（1988-11-02），女，汉族，籍贯：重庆，当前职务：审查员，当前职称：实习研究员，学历：硕士
论文作者:颜琳淑
论文发表刊物:《电力设备》2018年第29期
论文发表时间:2019/3/27
标签：芯片论文; 技术论文; 专利申请论文; 晶圆论文; 专利论文; 粘胶论文; 材料论文; 《电力设备》2018年第29期论文;