遇岩[1]2003年在《面向视频后处理芯片的算法验证平台和芯片设计流程的研究》文中进行了进一步梳理数字视频后处理是面向数字电视业务的多样性而产生的数字处理技术。在很长的一段时间内，电视机要同时对模拟电视信号和数字电视信号实现兼容，不同电视信号制式之间的转换将是电视芯片比不可少的功能之一。同时为了提高视觉观赏的效果，利用数字视频处理技术对电视信号进行处理也是电视芯片要处理的一个问题。 本文以视频后处理芯片为立足点，从视频处理理论，算法验证，系统实现等方面进行了深入的研究。 视频信号有模拟信号和数字信号之分，由于受到显像管技术的限制，模拟信号都是隔行信号。要实现模拟电视和数字电视的兼容，所要处理的一类主要问题就是将隔行信号转化为逐行信号，即去隔行。另外为了消除视觉上的闪烁，增加播放的帧率也是视频后处理面对的主要问题之一。本文从理论上分析了各种视频现象产生的原因，并对多种不同的视频处理算法进行了比较。 算法验证处于芯片设计流程的顶端，算法只有通过验证才能应用于芯片实现中，并最终保证芯片的性能。本文介绍了一种实时视频处理的验证平台。视频处理的对象是视频信号，视频信号的特点就是数据量大。面对如此大的数据量，如何能够对视频数据的实时处理和播放是本文所要解决的一个问题。本文通过DirectShow提供的框架结构，充分利用PC机软硬件资源，构建了一个实时视频处理仿真平台，并利用该平台对算法性能进行全面验证。 在硬件设计方面，本文打破了原有的C2Verilog设计流程，采用了SytemC语言进行系统验证和RTL设计。采用新的流程克服了又有流程系统设计和RTL设计分裂而造成的种种弊端，既简化了设计流程，又增加了验证的可靠性，提高了验证效率。
缪纲[2]2004年在《面向视频后处理芯片的FPGA原型流程的研究和实现》文中进行了进一步梳理随着现代VLSI设计规模迅速扩大、芯片的设计和实现周期变长，验证和调试在ASIC设计中占有越来越重要的地位，相应的在整个ASIC设计流程中，验证和调试将占用更多的时间。为了缩短产品的设计周期，近年来涌现了许多新的验证手段，其中运用最广泛的技术之一就是基于现场可编程器件(FPGA)的原型技术。 论文首先结合ALTERA公司的APEX 20K系列器件，详细介绍FPGA结构特点。并从面积，功耗和速度叁个方面比较FPGA和ASIC的不同，论述采用FPGA原型技术验证芯片设计的必要性，优势和局限。 通过对ASIC设计流程的研究，论文提出一种快速、高效的将ASIC设计转化为FPGA设计的流程，并且介绍实现此流程的相关EDA工具(Quartus Ⅱ，Certify，Synplify Pro，Amplify Physical Optimizer)。接着介绍在视频后处理芯片项目中采用此FPGA—ASIC转化流程，具体实现芯片FPGA原型，保证芯片设计。 论文的最后对全文进行总结：一方面，FPGA实现和ASIC实现本质上是不同的，FPGA原型系统是ASIC设计和FPGA设计的折中，FPGA原型验证不能取代传统的验证方式。另一方面，随着FPGA成本的下降和性能的增强，对于那些对市场需求对时间较敏感和目前标准还未明确的中小规模芯片设计要求，采用FPGA实现比ASIC实现更适合，FPGA将来可能成为芯片实现的一种新的手段。
龚迪军[3]2009年在《AVS/H.264数字视频解码SOC芯片中视频后处理系统的设计与研究》文中研究指明数字电视,特别是高清晰度数字电视,是电视接收系统的发展潮流。我国计划于2015年前完成对现有的3.2亿台模拟电视接收机进行数字化改造的工作,或加装数字机顶盒、或置换为数字电视接收机。数字视频解码芯片是数字电视等视听设备的核心器件,目前绝大多数仍依赖国外进口。为了打破国外的技术垄断,推动具有中国自主知识产权的音视频编解码标准AVS(Audio Videocoding Standard)的发展,并且为了兼容目前最先进的视频编解码标准H.264,本文结合中科院计算所宁波分所研发AVS/H.264数字视频解码SOC芯片的需要,对视频后处理子系统的设计进行深入研究。本文以视频后处理系统的研究为立足点,对外部数据存储系统设计与I~2C总线控制器的设计做了重点研究。视频后处理系统设计中,提出了一种硬件成本低、抗混迭性好、视频缩放效果好的算法,实际运用到图像缩放模块中;设计了为电视用户提供良好的界面和更灵活的人机交互的视频屏幕显示单元——2D图像加速器,方便用户选择节目表、节目信息、频道、音量、播放模式等,取得了很好的效果。在外部数据存储系统设计中,以宏块为单位的帧缓存组织形式是针对视频解码以宏块为单位进行运算的特点设计的,相比按像素行的存储方式,节省了87.1%的SDRAM激活和关闭次数,有效降低了访存延时,从而提高了访存效率,满足SOC对大量数据的需求。I~2C总线控制器设计中,根据I~2C总线的时序标准,对不同显示模式向Adv7303a单向发送不同的125个字节配置信息,实现了Adv7303a亮度和色度信号数模转换的功能。我们设计的视频解码SOC芯片在主时钟频率133MHz下,支持AVS视频基准档次6.0级别和H.264 main profile,支持分辨率为1920×1080每秒30帧的高清实时解码,并能在视频后处理系统处理下,满足对视频图像进行缩放和显示的实时性要求。
朱胜利[4]2014年在《基于移动智能终端的视像信号处理技术研究》文中进行了进一步梳理全球第叁代移动通讯技术已经迈向成熟阶段,而全球第四代移动通讯技术已经悄然而至,视像采集和视像处理已经成为移动通讯智能终端的重要组成部分。集成图像信号处理和视频信号处理器的系统级芯片方案在高像素消费类电子产品中有长足发展。本论文主要研究基于移动智能终端的视像信号处理技术及其实现,这将为移动智能终端的多媒体系统新架构的研究奠定了基础。论文在研究移动智能终端应用处理器的基础上,设计了适合移动智能终端解决方案的图像信号处理器和视频信号处理器架构,实现了视像信号处理系统,在提高主控芯片集成度的同时,降低了功耗和成本。论文主要针对移动终端视频采集的特点和高清视频处理的需求进行相应的理论研究和算法实现。详细研究了图像抗渐晕技术、自适应自动白平衡技术和AVS视频压缩技术的算法理论及电路设计,搭建了FPGA软硬件验证平台,并使用CMOS图像传感器OV5647,对数字图像处理器进行了FPGA板级验证。设计的视像信号处理系统在功耗、性能等方面达到预期效果,该系统被应用于移动智能应用处理器芯片之中,并采用28nm进行了流片。本文主要创新工作有:1.提出一种创新的抗渐晕图像算法,在有效消除渐晕的同时,改善了由镜头所引起的图像色彩不均匀。该算法首先利用统计方法得到图像中心点以及RGB叁个通道的补偿因子曲线并进行线性拟合,而后通过计算得到各通道的衰减速率,最后利用各通道的衰减速率对图像进行补偿。经过算法处理后,图像相对照度提高到97.62%,渐晕现象消失。同时图像的相对色度提高了12.8%,达到83.14%,图像色彩变得均匀。2.提出一种高效基于流水线设计的环形滤波器架构。该架构应用于AVS高清视频解码器流水的第四级,在实现面积最优的同时提高了高清视频解码效率,达到高效、低成本的视频去块效应的目的,在1080P@30fps的高清实时解码情况下,面积为19.1Kgate(不含内部SRAM),成本更优。3.提出一种新型图像边界扩展算法以重构出界的参考宏块,实现了图像无限制运动向量(Unlimited Motion Vector,UMV)的获取,从而完善图像边界的运动补偿效果。解决了在AVS视频解码过程中由于参考宏块出界而导致视频解码效率降低的问题。本模块打开UMV后综合的芯片面积仅增加面积1.5%,而AVS视频解码系统采用UMV比不采用UMV解码效率明显提高。
王效灵[5]2005年在《视频格式转换系统和芯片》文中提出随着新型显示设备、新的电视广播格式和各类多媒体设备的发展,市场需要高质量的视频格式转换技术显示各种信号。视频后处理芯片可以完成各种格式转换,包括去隔行、空间缩放、帧率变换、画质增强等等,进一步提高观赏的效果。目前我国数字视频后处理芯片的市场基本被国外公司(Trident、PixelWorks等)所垄断,研制具有自主知识产权的芯片具有非常重大的意义。 论文主要针对后处理芯片中的关键技术——去隔行、缩放、降噪等进行了深入的研究:提出了白有的基于边缘的运动自适应去隔行算法、图象缩放算法和叁维亮色降噪,已经申报4项国家发明专利;其余专利目前正在中报中。介绍了该芯片实现的架构和各部分的介绍,最后简单介绍了目前芯片的几个应用方案。 论文提出的算法最终是面向芯片实现的,因此论文接下来主要介绍了业界具有领先水平的两款视频后处理芯片中的去隔行算法:飞利浦的基于运动补偿的方法和Faroudja的基于边缘检测的方法。自有的边缘算法消除了传统算法在物体边缘处存在的锯齿,可以得到清晰平滑的边缘,基本达到了DCDi算法的水平。介绍了视频图像进行scaling的必要性,回顾了现有学术界的经典图像缩放技术,在结合经典缩放技术优点基础上提出基于边缘的图像缩放改进方案。分析了各种噪声模型和各类噪声的产生根源,然后在回顾各种视频降噪的方法以及分析各种算法优缺点后,提出一种新型的叁维递归降噪模型思想,提高了降噪图像的信噪比。 论文简要介绍了芯片的硬件实现架构和各部分的功能、实现方法等,然后简单介绍了目前该芯片的整机应用。 论文最后做了总结和对今后的工作做了展望:根据市场需求细分产品,随着技术进步改善性能,芯片的集成度需进一步提高。
史超[6]2010年在《多制式视频显示后处理芯片架构与主控模块的研究设计》文中指出多制式视频显示后处理芯片是面向计算机和高清显示设备设计研发的,主要功能是完成标准制式的计算机显示时序以及高清标准显示时序之间的转换。该芯片包括模拟前端(AFE),主控模块,非线性缩放,人脸肤色增强几个核心单元联合实现。该多制式视频显示后处理芯片可应用于多种环境,例如可作为多媒体液晶显示屏显示设备使用芯片,数字高清电视显示芯片,阴极射线管和投影设备显示芯片,等离子体显示使用的芯片等。本文主要介绍了芯片的低功耗架构、模式识别模块、像素时钟生成模块等模块的研究理论和设计过程及验证结果。其中AFE包括模式识别模块和像素时钟生成模块。模式识别的主要功能是识别出输入的视频信号的制式,但由于输入的信号可能出现干扰和噪声等一些关于信号完整性的问题,并且还可能出现亚稳态情况,如果将这些信号直接进行识别可能会导致像素时钟生成错误、缩放系数计算错误,因此在设计该模块时必须加入各种校正功能。像素时钟生成模块的主要功能是使生成的像素时钟频率随输入视频进行动态变化,并且用户可配置像素时钟的相位,以要求像素时钟和输入的行同步信号相位相对对齐,即在用户配置相位后整体像素时钟与原来相位保持恒定不变。主控模块是多制式视频显示后处理芯片中的核心控制部分,它运用了低功耗设计思想,并控制了模拟视频前端、I2C从设备、缩放模块、查找表模块、输出时序控制模块以及肤色增强模块的数据交互问题,并作为仲裁器控制芯片内部总线的仲裁,防止总线冲突。片内总线采用的是简化的Wishbone协议,在本设计中,由于视频数据大量并且时钟周期频率高,因此,设计Wishbone接口时难点在于电路的速度。本文首先讨论了各个模块设计的理论依据,然后采用至顶向下的设计方法,对各个子模块进行了更为具体的结构划分和设计。根据模块的划分完成了RTL代码的编写,最后在FPGA开发板上实现。
佚名[7]2007年在《自动化技术、计算机技术》文中研究说明TP132007042003一种智能PID复合控制器的设计/伍铁斌,刘祖润,徐学军,李文(湖南科技大学信息与电气工程学院)//自动化与仪表.―2006,21(4).―45～48.提出一种新型PID复合控制算法,将模糊控制和混沌PID控制结合起来,既具有模糊控制快速、鲁棒性强的优点,又具有PID稳态精度高的优点。仿真表明该算法使用可靠、精度高,而且具有较强的抗干扰能力和较好的鲁棒性,优于常规的PID控制与模糊控制。图2表1参13
阙宇峻[8]2005年在《面向系统芯片的软硬件协同设计平台VXP（Virtual Executable Platform）的设计》文中研究指明随着SoC芯片设计的日益复杂,SoC片上系统的设计开发工具软件的作用显得愈发重要。 通过对SoC相关技术,包括软硬件IP设计技术、FPGA验证技术、算法划分技术等的研究讨论,结合工作实践中积累的SoC开发经验,本文针对SoC的研发步骤设计并优化了一套软硬件协同设计流程,通过增加SoC软硬件开发的并行性来达到缩短SoC开发周期的目的。 在此流程的基础上,本文设计并开发了面向系统芯片的软硬件协同设计平台VXP(Virtual Executable Platform),该平台软件采用了虚拟时间轴模型,实现了对SoC硬件架构层和软件行为层的模拟;用面向对象的组件化方式实现了一套仿真类库;同时提供了统一的SoC调试、仿真、性能分析和验证的人机界面。 VXP平台软件已获得具体的实现并且应用到实际的SoC软硬件研发中,取得了一定的效果。但在代码协同综合、人机界面等方面仍需要进一步的工作。
参考文献：
[1]. 面向视频后处理芯片的算法验证平台和芯片设计流程的研究[D]. 遇岩. 浙江大学. 2003
[2]. 面向视频后处理芯片的FPGA原型流程的研究和实现[D]. 缪纲. 浙江大学. 2004
[3]. AVS/H.264数字视频解码SOC芯片中视频后处理系统的设计与研究[D]. 龚迪军. 西华大学. 2009
[4]. 基于移动智能终端的视像信号处理技术研究[D]. 朱胜利. 天津大学. 2014
[5]. 视频格式转换系统和芯片[D]. 王效灵. 浙江大学. 2005
[6]. 多制式视频显示后处理芯片架构与主控模块的研究设计[D]. 史超. 天津大学. 2010
[7]. 自动化技术、计算机技术[J]. 佚名. 中国无线电电子学文摘. 2007
[8]. 面向系统芯片的软硬件协同设计平台VXP（Virtual Executable Platform）的设计[D]. 阙宇峻. 华东师范大学. 2005
标签：电信技术论文; soc论文; 设计流程论文; fpga论文; 图像像素论文; 芯片论文; 算法论文; soc芯片论文;