王文海[1]2004年在《VHDL高级综合系统中组合逻辑综合的研究与实现》文中研究指明随着电子计算机及其相关技术的发展，计算机辅助设计(CAD)和电子设计自动化(EDA)正在全世界范围内兴起。 高级综合是在逻辑综合的基础上发展而来的，它从高层次的行为描述开始，自动综合出低层次的结构描述，从而降低了设计复杂度，提高了设计效率。 逻辑综合的功能是对组合逻辑函数的描述进行转换和优化，生成与逻辑功能描述等价的优化的逻辑级纯结构描述。 组合逻辑综合是本文研究的重点，其中包括两级逻辑综合和多级逻辑综合两个方面。 本文所完成的组合逻辑综合的研究与实现是控制流综合系统的一个组成部分，其中包括： (1) 引入并实现了两级逻辑综合的“ESPRESSO”算法，定义与系统相适应的数据结构，重新测试各种开关条件，使之适用于系统的实际应用。 (2) 改进并实现了新的“矩形覆盖因式分解”算法。 (3) 面向实际的工艺单元库，重新定义并实现了因式分解中因子提取的加权方法。 (4) 设计并实现了“多级逻辑综合延迟均衡”算法。 (5) 设计了“基于通用决定因子的BDD因式分解”算法。 此外，还采用了手工验证和模拟验证的方法对组合逻辑的综合结果进行了正确性验证；收集了逻辑综合实例运行的规模和时间信息，为今后系统的维护、改进和扩充打下了基础；本文还在设计和实现算法的同时进行了系统实用化的工作。
潘光[2]2002年在《基于VHDL高级综合的水下航行器自控系统集成设计研究》文中研究说明本文采用基于VHDL高级综合的高层次设计方法对某型水下航行器自控系统的集成设计进行了研究。系统的集成设计，将会使系统的体积减小、可靠性增大、保密性增强，将会产生经济和军事效益，有重要的工程实用价值。基于VHDL高级综合的高层次设计方法是目前ASIC设计业普遍关注的热点研究课题，该方法在国内尚未达到实用化程度，因此本文采用该方法对水下航行器自控系统的集成设计进行研究，将为我国EDA技术的发展作出创造性的贡献。论文所作的工作包括： 1)基于对集成系统的深入分析，本文提出了8051核心控制器与外围电路接口的设计方案，并设计了系统的结构框图。 2)本文在对VHDL语法结构深入分析的基础上，提出了关于算法级行为描述的特征和行为描述的策略，由此设计了某型水下航行器自控系统的算法级行为描述程序，该程序VHDL编码结构良好，可读性强，约3000行左右。 本文提出了复杂数字系统的模拟策略，设计了VHDL测试基准程序，完成了系统功能模块的模拟验证。 3)本文对ASIC高级综合的理论与方法进行了深入的探讨： ①．系统地分析了VHDL语言的可综合性问题，并探讨了VHDL综合子集的确立及实现方法。 ②．本文建立了一个高级综合设计表示的中间数据格式，即CDFG模型，提出了本文所选定的VHDL综合子集中基本语句的CDFG表示，给出了CDFG的自动生成方法。 ③．本文深入研究了实用性强的高级综合的两种调度算法，即基于功能单元最大利用率的调度算法和条件结构的调度算法。通过实例检验了两种算法的性能，实验结果是优化的。本文还对这两种算法的扩展进行了探讨。 ④．本文对加权的改进团划分分配算法进行了分析研究。通过实例试验表明，加权改进的团划分算法在资源分配问题上较团划分分配算法更加有效。 本文给出了一种迭代的调度分配改进算法，在保证所需功能单元数目最少的情况下，进一步考虑调度与分配过程的相互作用，以减少存储元件及互连元件的数目，从而降低设计的整体造价。 ⑤．本文论述了控制信息的提取，实现了控制流综合与数据流综合结果的衔接。 4)本文借助于《Talent 2000 ASIC高层次自动设计系统》对某型水下航行器自控系统的高级综合实现进行了初步探讨。 摘要 5)本文建立了水下航行器空间运动方程组，为控制系统设计奠定了重要的基础。 本文应用输出反馈变结构控制方法和非线性变结构控制方法完成了某型水下航行器自控系统的软件设计。本文对现有的输出反馈变结构控制算法做了改进，消除了颤振。由此所设计的控制系统不仅具有良好的动态品质和稳态性能，而且具有较强的参数鲁棒性。 在非线性变结构控制方法研究中，本文提出了一种具有时变、非线性、“准时间最优”开关超曲面的变结构控制器，由此所设计的控制系统动态响应速度快，超调小，鲁棒性强，无稳态误差。 本文的研究成果将为进一步研究其他类型的水下航行器自控系统的集成设计打下坚实的基础，具有重要的实际意义。
吴建国, 刘明业[3]1997年在《控制流综合子系统的研究与设计》文中研究表明本文论述了控制流综合技术的研究内容及研究背景,给出了 VHDL 高级综合系统 HLS/BIT 中控制流综合子系统的设计。该子系统通过 FSM 分解、状态化简、状态分配、组合逻辑划分、两级逻辑化简和多级逻辑综合等步骤完成综合任务,重点解决解题范围、优化和正确性问题。该子系统可望完成 RISC SPARC 一类复杂体系结构的计算机和 ASIC 的自动综合任务。
袁媛, 谢巍, 刘明业[4]2001年在《RTL综合系统设计中时序逻辑综合的实现方法》文中研究指明时序逻辑综合是 RTL综合系统设计中的一个重要部分。文章系统地论述了时序逻辑综合问题，在分析用户的 RTL描述形式的基础上，以具体算法的形式，提出基本时序逻辑电路描述综合的实现方法，同时对其它一些综合系统中未引用的复杂时序逻辑电路也提出了具体的综合实现方法。
刘路路[5]2006年在《基于非完全确定有限状态机模型的控制器综合的形式验证》文中研究指明数字系统的组成可分成数据通道部分和控制器部分，相应的自动综合便分成数据通道综合和控制器综合。控制器综合优化方法的研究涉及到许多理论问题，解决好这些理论问题，寻找到新的实用、有效的控制器综合优化算法是建立实用的EDA系统的关键之一。同时，控制器综合的正确性需要检验或证明，控制器综合结果的正确性证明处于相对薄弱的环节。 随着数字电路规模和设计优化程度的不断提高，控制器必须使用非完全确定有限状态机模型才能满足要求，完全确定有限状态机模型将显得越来越不够用。使用非完全确定有限状态机模型，其非完全性质和具有的随意性可显着提高自动综合的优化程度。其不仅提高了自动综合算法的复杂程度，而且更增大了形式验证的难度。本文采用形式验证方法，研究基于非完全确定有限状态机模型的控制器综合的正确性验证，给出基于状态转换图的相容性验证算法。 本文主要工作和贡献包括： 1．研究了状态化简和状态分配技术进展，介绍了非完全确定有限状态机的状态化简的方法，分析了经典的按权状态算法原理以及存在的问题。 2．从控制器综合结果逆向分析出等价的行为描述。 3．基于非完全确定有限状态机模型的控制器综合前行为描述STG_org与综合结果的行为描述STG_ext的相容性证明。具体包括： (1) 首先判断控制器综合过程中状态化简的正确性，即判断STG_org与进行状态最小化得到的STG_rd的相容性。利用了控制器综合的相关信息，有效的降低了算法的时间复杂度。 (2) 然后给出STG_rd与STG_ext的相容性验证算法。
李原[6]2005年在《VHDL编译系统设计方法及关键技术研究》文中认为VHDL是美国所确认的国家工业标准,现在已在世界上许多国家和地区获得迅速的推广和应用。VHDL能形式化地抽象表示电路的结构及行为,支持逻辑设计中层次与领域的描述。VHDL借用了高级语言的精巧结构来简化电路描述,具有电路模拟与验证机制,能够保证设计的正确性,支持电路描述由高层向低层的综合变换,便于文档管理,易于理解和设计重用。因此将VHDL语言作为高级综合的输入描述可以把它作为工业标准的优点与高级综合的自身优点结合起来,其意义十分明显。 同传统高级语言的编译系统一样,VHDL语言的编译系统具有重要的地位,它的质量对于整个高级综合与混合模拟系统的实现与性能有重要的影响。然而,在几乎所有的关于集成电路高级综合理论研究中,对于编译系统中VHDL语言词法分析及语法分析具体实现的讲解都不是很详细,这些又恰恰是影响整个编译系统编译质量好坏的关键技术。所以有必要对它们进行深入细致的研究。也正是因为介绍这方面的资料不多,在前期调研中,每一点进步都需要花费巨大的心血和精力。 本论文的重点是对VHDL编译系统中VHDL语言算法级子集抽取、词法分析器及语法分析器具体编写过程的深入研究。这几点是VHDL编译系统设计中最重要的几点。 本文首先对数字系统设计及高层次综合做了一个整体阐述。简单介绍了编译原理及编译程序结构,还有VHDL语言历史概述及语法介绍。目的是使读者对VHDL编译系统有一个快速而全面的了解。
马伯伟[7]2002年在《高级综合优化算法研究》文中研究指明电子系统的设计复杂性和系统功能一直在呈几何级数增长，全球的竞争又加剧了产品开发周期的缩短。因此，对电子设计自动化工具的需求越来越迫切，要求也日益提高，这一切促进了EDA的发展，加速了设计方法和设计工具的更新换代。 本文在大量分析了以往高级综合系统所采用的技术基础上提出了我们的高级综合优化策略。本文提出了两种类型的高级综合方法，其一是提出了针对控制占主要部分的电路的高级综合方法，该方法采用了基于控制流图的中间表示结构，在调度过程中采用了针对该电路特点的推测技术。这是一种专用综合系统，适用面比较小，但在所针对具体的领域能够取得较理想的综合结果。 其二是提出了一种多目标的高级综合优化策略，该方法用在高级综合的调度之前，其核心是对系统进行划分，在将行为描述转化为内部表示模型的时，通过探索中间表示结果的关系来发现原设计描述中的控制关系和并行计算，以便在高级综合中取得理想的结果，同时将行为描述转化为图的过程中体现多种优化目的，所采用的中间表示模型为基于Petri网的内部表示模型，划分采用了模拟退火算法。该方法是可扩展的，允许设计者自己引入所要的优化目的。 本文实现了模拟退火算法，用于对系统所转化的图的划分，在本文的最后给出了具体的软件实现的详细说明，包括图的输入，解的格式，候选解的生成，解的造价等等，给出了部分的实验数据。
柏海平[8]2008年在《CPLD/FPGA在交流电机调速中的应用研究》文中提出随着经济的高速发展,能源问题越来越受到世界各国的重视,对能源的有效利用在全世界已非常迫切,特别是与人们的日常生活密切相关的电能。电动机作为用电量最多的设备,其节能已受到世界各国的普遍关注。电机节能的方式有很多种,变频调速控制是目前应用最为广泛的一种电机节能方式。本文介绍了交流电动机变频调速技术,着重阐述了正弦波脉宽调制、电压空间矢量调制方式。。目前,电机控制芯片主要有两种选择:一种是全定制专用集成芯片(ASIC),一种是单片机(MCU)或数字信号处理器(DSP)。本文利用CPLD控制交流异步电机。CPLD的数字资源丰富、工作频率高、可在系统编程等特点使得开发灵活、开发周期相对短。设计复杂CPLD/FPGA的硬件描述语言最主要的是VHDL和Verilog HDL,本文分别对其进行了阐述并比较其各自的优缺点。VHDL语言作为一种新型的硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化(EDA)的核心技术。VHDL语言在数字系统设计中具有硬件描述能力强,设计方法灵活等优点,从而大大降低了数字系统设计的难度,提高了工作效率。本次课题使用SVPWM技术设计交流调速控制系统,选用Altera的EPM7128 CPLD芯片,选择VHDL语言对交流控制系统进行编程,使用软件MAX+plusⅡ对程序进行编译仿真。其中包括系统主电源的设计及元件参数确定、CPLD数字系统工作原理以及CPLD控制交流电机转速的实现。同时,设计了系统外围控制电路:启动/停止控制、转速的改变方式以及转向控制。
金红莉[9]2008年在《EDA实验系统的开发与应用》文中研究说明数字逻辑电路是重要的硬件基础课程,也是一门与应用密切相关的课程,其应用理论与方法随数字电路器件的发展而不断变革,EDA实验系统课题研究的目的是为在系统可编程器件提供一个实验平台,该实验系统适合数字电路初学者做验证性实验,也适合数字逻辑设计者,允许其充分发挥自主性,自行设计逻辑电路。可作为高校数字电路与逻辑设计课程的实验教学使用,在后继实验中灵活应用。也可作为教学工作者的研究工具。选择EDA实验开发系统的研究作为工程硕士的论文题目,能更好的学习先进的EDA技术。为适应世界上多家PLD公司器件的应用,该系统采用“主板+下载板”双层结构,通过更换不同型号下载板,可与其他的PLD公司的产品相适配,适应了各院校不同的教学需求。课题研究的内容是开发基于FPGA/CPLD的EDA实验系统,以VHDL为硬件描述语言,以MAX+plusⅡ为软件开发工具,以Altera的FPGA为设计载体,采用自上而下的设计方法,以实验板提供的输入、输出、显示以及电源等外围电路,设计了数字电路、EDA实训的实验程序以及验证程序为数字电路初学者提供一个方便实用的实验平台,做了一些大中规模实验的开发,为学生的逻辑设计抛砖引玉。本EDA实验开发系统是以提高设计水平为目的的。所以研究的主要内容是:以此实验系统实现数字电路和由数字电路来设计中、大规模的数字系统。所设计的实验内容有:组合逻辑电路的设计,时序逻辑电路的设计,状态机的设计,以及几个中、大规模的数字系统。论文以全加器和译码显示器为例对文本输入法和图形输入法做了说明。本系统设计了组合逻辑电路和时序逻辑电路的所有实验程序,并做了仿真;另外做了两种的状态机的基本结构说明。最后设计并实验通过了LED16*16点阵控制器、数字钟、数字频率计、智力抢答器、电子密码锁、交通灯控制器、电子琴电路和叁层电梯控制器的设计;给出了各种数字系统的设计原代码和时序仿真波形图。
吴娟[10]2010年在《基于RISC的微处理器研究与设计》文中研究说明随着电子技术和计算机科学的发展,当今的电子系统设计已不再是利用各种通用IC进行PCB板级的设计与调试,以FPGA或ASIC为物理载体的SoC技术已成为21世纪IC技术发展的重要方向,同时微处理器的设计与制造是当前我国蓬勃发展的高新技术。本文由RTL级硬件描述、功能仿真、综合优化、布局布线,到后仿真验证,成功地完成了一款RISC架构的八位微处理器的前端设计与实现。首先,本文对微处理器的结构和指令系统等进行了深入研究,确定了该微处理器的总体架构以及所能实现的指令功能。在具体设计中采用自顶向下的方法对系统进行了模块划分,该方法减小了设计的复杂程度便于早期发现错误。然后采用Verilog HDL语言从系统的最底层开始进行了数字逻辑设计和仿真,同一层次各模块的互连构成了这一层次的硬件结构,对关键模块控制器应用了有限状态机的形式予以实现,并通过分析比较采用独热编码方式进行了状态编码,最后在仿真器ModelSim中对由各层次模块构成的整个系统成功地进行了测试与功能验证。其次,在综合工具Synplify Pro上对HDL代码进行了具体目标器件映射,通过不断地修改代码和约束条件,把HDL代码转换成了满足时间、面积等约束的与或非等门级电路网表,同时对代码的可综合问题进行了分析与总结。本文选择的目标器件是Altera公司的Stratix系列FPGA器件EP1S10F780C6。最后,将综合得到的门级网表送到了Altera公司的专用布局布线工具Quartus II中,进行芯片内部功能单元的实际连接与映射。为了验证设计思想,将布局布线后产生的包含实际门级电路、延时以及驱动能力等信息的文件送入ModelSim中进行了系统精确仿真,结果表明系统能够稳定有效地实现预期的指令功能。本文没有涉及下载到FPGA板上的后端设计部分,但已成功地使用SoC技术完成了微处理器的前端设计。
参考文献：
[1]. VHDL高级综合系统中组合逻辑综合的研究与实现[D]. 王文海. 安徽大学. 2004
[2]. 基于VHDL高级综合的水下航行器自控系统集成设计研究[D]. 潘光. 西北工业大学. 2002
[3]. 控制流综合子系统的研究与设计[J]. 吴建国, 刘明业. 安徽大学学报(自然科学版). 1997
[4]. RTL综合系统设计中时序逻辑综合的实现方法[J]. 袁媛, 谢巍, 刘明业. 微电子学与计算机. 2001
[5]. 基于非完全确定有限状态机模型的控制器综合的形式验证[D]. 刘路路. 安徽大学. 2006
[6]. VHDL编译系统设计方法及关键技术研究[D]. 李原. 四川大学. 2005
[7]. 高级综合优化算法研究[D]. 马伯伟. 哈尔滨工程大学. 2002
[8]. CPLD/FPGA在交流电机调速中的应用研究[D]. 柏海平. 西华大学. 2008
[9]. EDA实验系统的开发与应用[D]. 金红莉. 北京邮电大学. 2008
[10]. 基于RISC的微处理器研究与设计[D]. 吴娟. 苏州大学. 2010
标签：无线电电子学论文; vhdl论文; eda论文; 编译程序论文; 逻辑结构论文; 逻辑模型论文; 系统设计论文; 组合优化论文; 关系逻辑论文; 有限状态机论文; vhdl语言论文; 算法论文;