（云南电网有限责任公司昆明供电局 云南昆明 650200）
摘要： 对CCD图像采集系统工作原理进行研究并进行驱动电路设计，针对SONY公司的ICX625AQA帧行间转移双通道CCD，对其工作原理和驱动时序进行详细分析，选用现场可编程阵列（FPGA）为主控单元，采用verilog 硬件描述语言进行驱动程序设计，结合AD9974和CXD3400构建硬件电路，提供高质量低干扰水平和垂直驱动信号，前者同时集成了14位高速AD，进行CCD输出信号模拟前端处理。
关键词：行间转移；FPGA；双输出通道；CCD；
电荷耦合器件（CCD）其以高灵敏度、大动态范围、低噪声、功耗低和采样速度快等特点，逐渐成为现代测试技术中活跃的传感器，广泛应用于高精度测量、空间遥感和机器人视觉等领域。CCD的驱动时序产生方法主要有四种：直接数字电路（IC）驱动法、单片机驱动法、EPROM驱动法和可编程逻辑器件法等。其中，EPROM驱动法结构简单调试便捷但结构尺寸较大；现场可编程逻辑阵列（FPGA）简单来说就是可反复编程的逻辑器件，在设计完成后可根据需要很方便地对设计进行改进、更新和维护。采用FPGA进行CCD驱动开发其具有高集成度、高可靠度、短开发周期和调试灵活方便等优势。
1 ICX625AQA结构及特点
ICX625AQA是SONY公司的一款行间转移面阵彩色传感器，总像素2536（H）×2068（V），约5.24M像素，其中有效像素2456（H）×2058（V），约5.05M像素，像元尺寸3.45µm（H）×3.45µm（V），有效成像面积86.391mm2。ICX625AQA具有双输出通道，三种工作模式：全像素扫描输出、4/16行读出和中心扫描输出模式，采用全像素扫描输出模式帧频可达到15帧/秒。由于采用了SONY公司的Super-HAD CCD技术，具有高灵敏度和低暗电流噪声的有点，同时采用电子快门便于进行曝光时间控制。
2 驱动电路分析与设计
2.1 水平驱动电路
考虑ICX625AQA双通道输出及输出信号需AD转换特点，选用ADI公司的AD9974为CCD提供水平脉冲驱动信号。AD9974可和ICX625AQA无缝衔接，所以可以将水平始终驱动信号和ICX625AQA的H1A、H1B、H2A、H2B和RG1、RG2直接相连。AD9974有两个三线串行接口用来配置内部寄存器，从而产生水平时钟脉冲及模拟前端控制信号，同时有两路高速主时钟CLI_A和CLI_B输入作为内部基准始终，进行PCB布线时应注意进行抗干扰保护，以避免其他信号串扰干扰引起相位噪声。由于CCD传感器输出信号十分微小，选取ADA4800作为输出信号的缓冲放大器，经放大后的信号再输入模拟前端（AFE）进行后去处理。
2.2 垂直驱动电路
FPGA输出电压不能满足CCD垂直驱动信号电平要求，选用SONY公司的CXD3400作为垂直驱动芯片。CXD3400是CCD传感器专用垂直驱动芯片，包含六通道并支持高速读出模式。ICX625AQA包含Vφ1、Vφ2、Vφ3和Vφ4四相垂直驱动信号，同时Vφ2和Vφ3又分为四路信号，共应提供十路垂直驱动信号，所以选用2片CXD3400。
2.3 电压产生电路
CCD作为高精度传感器，对电源稳定性有较高要求，，据已选取的芯片估算总功率，在一定余量的情况下选取电源芯片以保证充分供电，采用德州仪器DC/DC开关电源TPS54594作为接入电源芯片,其为12V输入双通道5V，4A/2A输出。4A通道供给TPS54286和两个LDO分别用于产生3.3V、3.0V和3.6V电压，其中LDO为AD9974供电。2A通道单独供给LT3486产生CCD偏置电压。
期刊文章分类查询,尽在期刊图书馆
3 驱动时序分析与设计
3.1 驱动时序分析
ICX625AQA共有三种工作模式，对图片分辨率要求较高的情况下采用全像素扫描输出模式。全像素输出模式下主要驱动信号为水平转移时钟信号H1、H2，水平转移最后一级转移时钟信号L1、L2，复位开关时钟信号RG1、RG2，垂直转移时钟信号V1-V4，基片时钟信号SUB。其中RG信号在每个像素点输出后产生有效脉冲信号，复位输出单元清除已输出信号残留电荷。SUB电子快门信号，用来产生高脉冲清理CCD之前曝光积累的电荷，从而控制曝光时间，控制每帧图像的电荷积累。AD9974产生水平驱动信号并对CCD输出进行AFE处理，AD9974通过对主输入时钟信号CLI的分解产生所需要的所以时序信号。CXD3400提供垂直转移时钟信号，其输出可由输入端直接进行控制。所有信号都具有一定时序关系，由FPGA进行配置控制，最终驱动CCD传感器产生图像。
3.2 驱动时序设计
选取Altera公司的CycloneIV系列作为主控芯片，采用VerilogHDL语言进行程序设计。像素计数模块通过两个计数器产生水平和垂直控制信号，由计数模块使能AD9974初始化模块进行水平时序配置，当配置完成后计数器开始计数。根据时序要求，当计数到相应时刻时，产生不同的控制信号，从而使CXD3400模块和AD9974模块产生所需要的垂直时钟信号和水平时钟信号。在每个像素读出并进行AD转换后，将转换完成的数字图像信息读取以供后续处理。其中主要进行水平驱动程序部分和垂直驱动程序部分的程序设计。
3.2.1 水平驱动时序设计
FPGA通过三线串行接口对AD9974进行寄存器配置。每个寄存器包含12位地址为和28位数据位。地址和数据写入时都是从LSB开始，对每个寄存器必须提供40位的操作数。SL低有效，在SCK的每个上升沿对数据进行读取。SL至少先于SCK上升沿tls纳秒，数据读取前要有一定的数据建立时间读取后要有保持时间。
水平驱动包括三个模块，三线串口写模块、AD9974寄存器初始化模块和场同步计数模块。ICX625AQA双通道输出，由用户数据手册知每通道在全像素扫描模式下水平转移共1924位，由行同步信号HD控制。其中有效像素1228位，垂直转移时HBLK与PBLK同时有效占615位，输入OB像素时CLPOB信号有效占40位其余位为空。寄存器初始化模块根据要求对AD9974内部寄存器进行设置，以得到所需要的信号。初始化完成后，场同步计数模块开始工作，对输出时钟进行计数产生垂直同步信号VD，行同步信号HD。
3.2.2 垂直驱动时序设计
CXD3400提供CCD传感器所需要的垂直转移时钟信号。每帧输出完成后，需要将下一帧图像电荷信号转移到垂直CCD中，此时CXD3400开始工作。FPGA通过场同步模块计数产生符合传感器要求的控制信号，CXD3400对输入控制信号进行组合和电平转换，产生最终需要的垂直转移时钟信号。
4 结论
在分析了ICX625AQA驱动时序关系基础上，使用FPGA作为CCD传感器ICX625AQA的控制单元，十分方便的产生了各种驱控制信号，很好的完成了CCD复杂时序的产生，系统采用专门的垂直驱动芯片CXD3400和水平时钟驱动芯片AD9974，并且同时能够提供高速高质量的AD转换，增强了系统的抗干扰能力，提高了系统的可靠性和稳定性。
参考文献:
[1]王显军. 基于 SOC 单片机的高集成度光电编码器电路设计[J]. 光学精密工程, 2011, 19(5): 1082-1087
[2]马骏, 李少毅, 孙力, 等. CCD 驱动电路设计对航空相机图像质量影响分析[J]. 测控技术, 2011, 30(3): 5-7.
5 作者简介
唐华文(1970)，男，硕士，高级工程师，云南电网有限责任公司昆明供电局变电管理一所，主要从事变电运行研究工作。
刘建宏(1977)，男，大学本科，高级技师，云南电网有限责任公司昆明供电局变电管理一所，主要从事变电运行工作。
论文作者:刘建宏,唐华文
论文发表刊物:《电力设备》2017年第28期
论文发表时间:2018/1/22
标签：信号论文; 时序论文; 时钟论文; 像素论文; 水平论文; 模块论文; 传感器论文; 《电力设备》2017年第28期论文;