（广州广日电气设备有限公司）
摘要：在能量传输过程中，最常见是阻抗匹配。进行数据传输的线路阻抗需要在数值上与负载阻抗基本一致，由此在传输过程中阻止反射作用的发生，此时主要由负载吸收产生的一切能量。否则，预示着能量在传输中发生了损失。高速 PCB 设计工作中，信号的质量好坏直接与阻抗匹配相关。本文以高速 PCB 设计中存在的阻抗匹配问题为研究对象，通过分析高速 PCB 阻抗的产生原理，分别介绍了高频电路、低频电路中阻抗匹配的原则，论述了阻抗匹配常采用的串联或者并联电阻的手段。最后，以具体实例分析了高频电路中阻抗匹配时选用串联或者并联匹配需要注意的适用原则，即串联匹配要靠近源端，而并联匹配则需要靠近负载。
关键词：高速PCB；阻抗匹配；频率
一、阻抗匹配产生
首先，选择直流电压源中负载方面的内容。任意电压器件内部都会存在内阻因素，所以在实际工作中常把电压源看作为一个理想的电压源串联一个电阻r的组合样式。电压源的负载电阻定为R，电动势定义为U，电源的内阻定义为r，在此基础上就可以运算获得电阻R上通过的电流值，即I=U/（R+r）。
当电源的负载电阻R值变小时，其输出电流变大。负载R上的电压可以表示为UO=IR=U[1+（R/ r）]。可以得出，如果负载电阻R变大，那么其输出电压值UO就会变高。那么，电阻R上消耗的功率为：
对于已经给定的信号源，其内阻r是固定的，其负载电阻R可以根据需要自行选择。（R-r）（R-r）/R中，如果R=r，（R-r）（R-r）/R能够获得最小值0，此时负载电阻R获得的最大输出功率为Pmax=UU/（4r）。换句话说，在数值上，如果负载电阻和信号源内阻基本一致，那么在此负载上可以得到最大的输出功率。上述结论在低频电路与高频电路中一样可以应用。
二、不同频率电路中的阻抗匹配
2.1 低频电路中的阻抗匹配
处于低频电路时，通常不会对传输线互相匹配问题考虑过多，一般只权衡负载和信号源间的实际情况。究其原因，主要表现在线路中的低频信号远远超过了传输线的长度，即传输线相对变成了“短线”，其造成的反射通常不予考虑。因此可以认为，选择数值较小的负载R，可以获得输出较大的电流；如果选择较大的负载R，可以得到较大的输出电压。同时，选择与信号源内阻相匹配的电阻R时，可以使输出功率达到最大值。另外，有些仪器输出端的负载为专门的条件设置，假如负载的条件变化，将导致仪器达不到初始性能，称为阻抗失配。
2.2 高频电路中的阻抗匹配
当信号频率很高时，电路的反射问题应该引起重视。高频信号对应的波长较短，如果其传输线长度等于波长，原信号就会与反射信号互相叠加，引发原信号的变形。
假如传输线的特征阻抗与负载阻抗数值上不等，将导致负载端产生反射作用。一般而言，剖析导致PCB阻抗不匹配的影响因素、求解办法，均要求传输线路的特征阻抗是通过解二阶偏微分方程实现。需要指出的是，决定传输线特征阻抗的直接因素是其使用的材料及结构，往往与传输线长度、信号频率等关系不大。家用电视的闭路线输电线的特征阻抗阻值为75Ω，其他的射频设备同轴线的特征阻抗大多数为50Ω。原始电视天线架上八木天线的馈线则常采用扁平平行线作为传输线，特征阻抗为300Ω。
由于馈线特征阻抗阻值为300Ω，与电视机射频输入端75Ω的输入阻抗不匹配。为了实现线路匹配，需要在电视机前加入阻抗变换器。阻抗变换器可以以75Ω替换300Ω的阻抗，基本能够处理好线路匹配的难题。
特性阻抗与平常所说的电阻概念不同。特性阻抗与传输线的长度无关，因此使用欧姆表无法测量具体的阻值。要尽可能消除反射，那么负载阻抗与传输线的特征阻抗应基本一致，以期达到阻抗匹配的目的。如果阻抗不匹配，线路中会出现反射，使得能量传递不流畅，极大地降低了传输效率，同时也会使功率不能发射，进一步损坏发射设备。
三、阻抗匹配的途径
3.1 终端串联
信号源端的阻抗比传输线特征阻抗低，是串联终端匹配的重要前提。终端串联主要是在信号源端与传输线二者间串联电阻R，实现电源端输出阻抗与传输线特征阻抗的互相匹配。这样可以阻挡负载端反射的信号，进而避免再次发生反射。
至于串联匹配，很小的电流驱动力就可以满足其信号驱动器的要求。在实际设计工作中，经常串联终端匹配电阻值，因为传输线特征阻抗等于匹配电阻值与驱动器输出阻抗的和。理想状态下，信号驱动器输出的阻抗为0。然而，实际输出阻抗一般都会存在且数值较小，同时信号具有电平变化，其输出阻抗也会发生变化。需要注意的是，串联终端匹配在链状拓扑结构的网路中不太适用。短时间内，负载端信号幅度是原始信号幅度的50%左右，这时低信号噪声容限和信号不定逻辑状态将较为明显。
3.2 终端并联
信号源端的阻抗保持很小状态时，在负载端并联电阻能够实现输入阻抗与传输线的特征阻抗相匹配，同样可以消除负载端反射。通常，使用单电阻与双电阻并联的形式。当芯片输入的阻抗处于较高状态时，单电阻的负载端所并联的电阻值需要与传输线特征阻抗保持尽可能一致。
终端并联匹配易操作，缺点是无法消除直流功耗。信号占空比与单电阻直流消耗关系密切。高电平、低电平中的双电阻方式都会存在直流功耗，却比单电阻形式减少50%的电流。类似地，SSTL驱动器广泛应用于高速信号，采用单电阻模式，可将其并联于VTT中，而DDR2的数据信号内置于芯片中。单电阻形式也常常在TMDS接口使用较多，如果接收设备端并联IOVDD时，其单端阻抗值为50Ω。
目前，虽然并联终端匹配容易施行，却会引起直流功耗。在TTL、CMOS系统中，由于单电阻方式没有完全适用于驱动，因此会导致其需要有两个电阻形式。同时，要求有两个元件与之相匹配，这样对PCB的板面积就有了具体要求。因此，在密度较高的印刷电路板中，并联终端匹配是不适合的。
3.3 高速PCB设计阻抗控制
PCB印制板模型如下，高速高频信号设计PCB时，我们需要控制信号走线的阻抗。我们要考虑的因素有信号线与参考平面的高度H，信号线自身的宽度W，PCB印制电路板的介电常数ε。根据这三个参数，我们通过SI软件计算，达到我们需要的阻抗。
四、高频电路阻抗匹配实例分析
基于SOPC的DDS波形发生器。采用的方案很简单，即FPGA模拟DDS逻辑，然后经过一个DA转换，将来自FPGA的IO口的数字信号转换为模拟量。电路图在IO口和DA数字端都连接了电阻，即进行了PCB的阻抗匹配。
其实，速度快的器件无论频率高低都应该加。反射和上升沿有关，一般走线长度大于上升沿传播距离的1/6就要加。假如信号是100MHz，而上升沿可能只有1～2ns（电路板上信号的传播速度并不是光速，而是与介电常数有关，表层微带还与线宽、介质厚度有关，带状5.4inch/ns，微带7inch/ns），取20cm/ns，那么传播距离只有20～40cm。所以，超过5cm就应该匹配。
实现阻抗匹配的常用方式有串联、并联电阻。选择串联匹配电阻，一般要求匹配电阻与驱动输出器的阻抗之和等于传输线的特征阻抗。而当电路系统中芯片的输入阻抗很高时，需要使用并联电阻。要求并联的电阻值与传输线特征阻抗基本一致，常使用双电阻模式，如22的或是33的。这是因为在射频领域，传输线通常是50Ohm的。所以，33Ohm比较合适。对于数字电路传输线阻抗通常在75～100Ohm，且可以再大一些。
匹配电阻不仅存在取值问题，而且存在位置问题。如果是串联匹配，要靠近源；如果是并联匹配，要靠近负载。几乎所有器件都是低阻抗输出高阻抗输入，所以一般串连匹配电阻是在源端匹配，并联匹配是对终端匹配。一般，总线采用源端匹配。
结束语
对于高速PCB设计，PCB工程师应该掌握不同材料参数和加工工艺对特性阻抗的影响，然后利用阻抗计算软件设计出满足自身产品要求的目标阻抗。当然，要想最终获得满足自身产品特点的高品质特性阻抗板，需要PCB设计师、制造商共同努力，明确目标阻抗要求，充分考虑材料参数和加工工艺对阻抗的影响，从PCB设计、加工和阻抗测试等多方面进行控制。
参考文献：
[1]吴均，王辉，周佳永.Cadence印刷电路板设计[M].北京：电子工业出版社，2015.
[2]袁欢欣.高精度特性阻抗板的工艺控制研究[J].印制电路信息，2014.
[3]邵鹏.高速电路设计与仿真分析[M].北京：电子工业出版社，2016.
[4]IPCD21411996.受控阻抗电路板与高速逻辑设计[S].
论文作者:罗晓兰
论文发表刊物:《河南电力》2018年23期
论文发表时间:2019/7/15
标签：阻抗论文; 电阻论文; 传输线论文; 负载论文; 信号论文; 电路论文; 终端论文; 《河南电力》2018年23期论文;