蒋志迪[1]2005年在《可编程媒体处理系统芯片（SoC）结构设计研究》文中研究说明媒体处理系统SoC是VLSI的研究热点,本文主要研究了可编程媒体处理系统的结构、任务调度、总线数据调度和存储体系结构等关键问题。 媒体处理系统结构根据其实现方式的不同,可划分为两种体系结构:专用集成电路媒体处理系统芯片和可编程媒体处理系统芯片。近年来随着半导体技术和微处理器技术的发展,业界倾向于可编程媒体处理系统芯片。本文在微处理器的媒体增强结构设计中,针对媒体处理算法特点,并结合MD32体系结构,进行了媒体指令扩展设计的讨论,提高了媒体增强微处理器核的性能。通过对两种体系结构的探讨,作者提出了一种基于双核的可编程媒体处理系统芯片的硬件结构,并实现了兼容MPEG的数字音视频解码系统芯片的设计。另外,本文还展开了MD32在媒体处理系统SoC中重用性研究,通过媒体处理器MD32核在媒体处理系统中的重用,使整个系统协同工作,并提高了系统的灵活性和可编程性。 媒体处理系统是一个复杂的实时处理系统,众多的任务在系统内部有限的硬件资源上运行。软硬件任务调度成为实时媒体系统芯片设计的重要问题。本文以浙江大学自主开发的基于双核的可编程数字音视频处理系统为例,采用软硬件协同设计方法,通过系统的任务映射将系统中各个任务分解为两类:一类是与主控微处理器RISC32相关的任务,而另一类是与媒体处理器MD32相关的任务。对于主控微处理器内的任务,通过分析软件任务中程序流和数据流的特点,提出相应的任务调度方案;而对于与媒体处理器相关任务,通过结构和任务的优化,在提高处理器核计算资源利用率的同时,提出了数据驱动的控制策略以实现视频的实时解码。 本文针对媒体系统芯片设计中的总线调度和数据传输问题,提出了一种增强式的总线接口结构进行批量数据传输,并在此总线接口结构的基础上对总线仲裁方案进行优化,提出一种“最高固定优先级”和“动态优先级”相结合的仲裁策略,从而不仅满足片内严格实时性任务的要求,而且也满足了媒体系统整体性能的要求。鉴于存储结构也是媒体处理系统的关键问题之一,本文再提出了一种适合于媒体应用的分层存储结构,系统可以通过该存储结构对媒体数据进行“预取”,使系统的数据计算和搬运在时域上达到并行,提高系统整体性能。根据媒体数据调度特点和系统结构,我们还设计了多通道的二维DMA控制器,采用二维DMA进行数据传输,进一步发挥了这种分层存储结构的性能。
韦晓东[2]2003年在《面向音视频应用的专用芯片设计与研究》文中指出本文讨论了ASIC设计方法，以及嵌入式RISC核在HDTV信源集成解码器中的设计研究和面向ASIC设计的视频解隔行算法优化。 论文介绍了ASIC芯片设计流程和SOC设计技术，较详细分析了综合的特点、作用、综合的系统结构及设计流程，HDL的结构有时会导致综合的结果难以满足预先的要求，所以HDL的编码风格对综合结果的影响很大。为了使综合有一个好的起点，本文阐述了的针对综合的编码技巧。 高清晰度电视(High Definition Television—HDTV)是在模拟电视的基础上，为了达到高分辨率的图象质量性能而发展起来的，HDTV信源集成解码芯片是高清晰度电视接收机的一个关键部分。作为ATSC-HDTV系统的声音制式标准，杜比AC-3是一种高质量、低复杂度的多声道声音编码压缩技术，被越来越多的应用到各种场合。本文分析了AC-3音频的解码流程，并针对音频解码进行软硬件优化，对运用IP技术的嵌入式RISC核，通过增加特殊指令getbits，max和min，以及增加硬件逻辑完成nop操作和解码程序的优化，实现了AC3音频的6声道的实时解码。 另一个和高清晰度电视息息相关的课题是数字视频后处理，它是基于数字高清晰度电视的业务多样性而提出来的，同时也适应了当前消费类电子产品对低功耗、小型化的追求，逐步用TFT—LCD取代阴极射线管的发展需求。 视频后处理的核心部分是插值处理。本论文将分析面向ASIC数字电视解隔行算法，对各种解隔行运动估计算法进行了简单的介绍，详细分析了叁维递归算法的特点，并对基于对像的运动估计算法提出了简化，使得运算量减少，从而减少了硬件实现的代价。
俞国军[3]2006年在《基于DSPs的媒体处理系统芯片设计研究》文中进行了进一步梳理媒体处理系统芯片结构根据其实现方式的不同,可分为两种结构:专用集成电路媒体处理系统芯片和可编程媒体处理系统芯片。近年来,随着半导体技术和微处理器技术以及媒体处理算法(如音频、视频)不断地在发展,业界更倾向于采用基于DSP的媒体处理系统芯片结构,基于DSPs(集成多个DSP)的媒体处理系统芯片设计也成为了VLSI领域的研究热点。本文主要研究了基于DSPs的媒体系统芯片设计中几个关键问题:DSP结构、微结构设计,媒体系统芯片结构、任务调度策略设计。 在过去的几年,浙江大学信息与电子工程学系SOC R&D小组研发了具有自主知识产权RISC/DSP结构MD32系列处理器的第一个成员:MediaDSP3201。 事实上,DSP结构一直是在应用算法的驱动下发展的。在本文中,为进一步提高MediaDSP3201的媒体处理性能,根据媒体处理的算法特点,展开了MediaDSP3202的设计研究。MediaDSP3202继承了MediaDSP3201的RISC/DSP混合体系结构及其指令集,并扩展了支持128比特SIMD操作的EMS指令集和支持比特操作的VLD解码并行指令以及有利于提高IDCT/MC算法实现性能的部分专用SIMD指令。 在DSP微结构设计方面,本文根据MD32系列处理器的流水级特点,给出了一种分布式数据旁路机制设计策略,有效避免了处理器在执行过程中不必要的流水级停顿,并通过“数据转发链模型”实现。此策略在考虑转发效率的同时,通过电路优化避免转发电路对流水级时延的影响,以提高处理器整体性能。 通过对两种体系结构的比较,我们自主研发了基于双处理器的可编程媒体处理系统芯片的硬件结构,并完成了兼容MPEG的数字音视频解码系统芯片MediaSOC3221A的设计。 对一个基于DSPs的媒体处理系统芯片而言,除了需要DSP核的相关优化设计以外,系统结构、任务分配和调度等设计问题同样非常关键。基于DSPs的媒体系统芯片任务调度包括两类:处理器任务调度和总线任务调度,而处理器任务调度又分为全局任务调度和局部任务调度,本文对媒体系统芯片的任务调度问题展开了研究。 以MediaSOC3221A为例,通过对数据输入流模型的分析,进行了系统软硬件任务的划分,采用了一种静态的处理器全局任务调度方法:主控微处理器RISC32完成系统层解码、音频解码、系统控制等任务;媒体处理器MediaDSP3201则完成视频解码相关的任务,并对两个处理器的局部任务调度做了进一步的优化设计。考虑媒体系统芯片的周期性和非周期总线调度任务特性,本文给出了一种基于动态优先级的实时总线调度策略,所给设计方法普遍适用于多请求源总线任务调度的多媒体系统芯片设计中。
陈科明[4]2007年在《媒体多处理器系统芯片的设计研究》文中研究指明芯片设计技术和深亚微米工艺的进步使得系统集成在一块芯片中实现成为可能，嵌入式系统设计进入片上系统芯片时代。同时，多媒体技术快速发展，对系统提出更高的处理能力需求。多处理器系统芯片以其强大的处理能力、良好的灵活性等优点成为媒体处理解决方案的一个研究热点。本文作者参与了浙江大学信息与电子工程学系SoC R&D小组承担的具有自主知识产权的媒体系统芯片MediaSOC3221A和高性能多模式处理器RISC3202的研发工作。本文作为部分研究成果，着重探讨了媒体多处理器系统芯片中的数据搬运机制设计、多模式处理器核微结构设计以及音视频同步和系统任务调度等问题。媒体处理是一种高宽带流量的数据流处理，系统不仅需要有很强的数据运算能力，同时需要高效的数据搬运机制。DMA技术能有效地解决数据搬运问题，被广泛应用并有大量研究成果，但媒体多处理器系统芯片高复杂的内部结构对DMA数据搬运机制的设计和实现提出了新的挑战。本文分析了媒体数据的存储特点，阐述了面向媒体数据搬运的基于任务链表的二维DMA机制；针对基于片上总线的多处理系统芯片的特点，提出了集中式DMA控制器的设计方法；针对基于片上网络的媒体多处理器系统芯片的特点，提出了分散式DMA控制器的设计方法；分析了DMA控制器中的亚稳态问题，提出了异步电路的前端设计方法；最后实验表明，二维DMA机制能大大提高媒体系统芯片的性能。处理器是嵌入式媒体多处理器系统芯片的核心处理单元。目前嵌入式媒体应用范围比较广泛，不同的应用具有不同的特点，对处理器性能要求也不一样。本文在本课题组自主设计并通过验证的32位单发射处理器RISC3201的基础上，设计了满足多种应用特点的多模式处理器RISC3202。RISC3202可以在3种模式下运行：双发射模式、双核模式和双线程模式。在RISC3202的设计过程中，采用IP复用的设计策略，实现了多模式在微结构上的融合；分析了流水线中的结构竞争、数据竞争和控制竞争，并提出了相应的解决措施；提出了基于有限状态机的集中式流水线控制策略；实现了双线程模式下低开销的线程硬切换；实验数据表明，相对于RISC3201，RISC3202在流水线面积增加105％的同时，性能可提高70～80％。结合异构多处理器音视频解码系统芯片MediaSOC3221A的设计和实现，提出了基于反馈机制的全数字音视频同步的实现方案：利用系统的反馈信息实时地调整系统时钟频率和音频播放频率，实现系统时钟的精确恢复和音频的同步，利用调整视频帧的播放实现视频同步；为了减少多处理器媒体系统芯片总线任务调度过程中的处理器性能损失，从如何减少总线任务冲突的角度出发，提出了改变任务属性和调整任务优先级相结合的总线任务调度优化策略，实验结果表明，采用总线任务调度优化策略后，MediaSOC3221A在进行MPEG实时解码时处理器的性能损失从原来的4.7％减少到0.1％。
徐欣磊[5]2006年在《基于嵌入式的网络视频监控终端的设计与实现》文中研究表明视频监控系统是安全防范系统的组成部分,它是一种防范能力较强的综合系统。视频监控以其直观、方便、信息内容丰富而广泛应用于许多场合。由于数字化的网络视频监控系统具有监控距离的无限制、系统的灵活扩充、监控资料的容易管理、能和报警系统灵活联动等特性,正逐渐成为安全防范系统的新标准。由于网络带宽的限制,要实现实时视频在网络上传输,必须对采集到的视频信号进行压缩,如何既能保持压缩后信号的高质量,又能尽可能的减少数据量成为网络视频监控系统成功的关键。随着图像技术和视频压缩技术的发展,现在有MPEG1/2/4,H.264,Motion JPEG等多种压缩技术可以选择用于网络视频监控系统。和其他压缩技术相比,MPEG-4视频压缩标准具有高效的压缩技术和高品质的图像质量,得到业界的广泛支持,有丰富的基于MPEG-4的专用压缩芯片可供选择。开发新一代基于MPEG-4压缩算法的视频监控系统已成为整个行业技术发展的主要方向之一。基于嵌入式的网络视频监控终端是本系统的核心部分。由于视频压缩算法的复杂性,系统主要由专用MPEG-4压缩芯片和32位处理器、4路视频采集解码芯片构成。在硬件的设计过程中,分析了高速电路中信号完整性问题,利用仿真软件对反射、串扰以及读写时序进行仿真,保证了硬件设计的质量,提高了硬件开发的速度。在软件开发的过程中,采用了适合于嵌入式系统的uCLinux作为操作系统,基于uCLinux进行驱动、应用程序的开发,完成读取数据、通过网络发送数据的功能,使用户可以通过网页浏览器直接观看实时视频。针对这种流媒体网络监控系统在局域网和广域网上进行的实时传输测试表明这种系统能够在不同网络环境下较好的利用网络带宽,流媒体能够没有延迟、抖动的播放,确保数字视频信号实时传输与接收。
李东晓[6]2004年在《系统芯片中媒体增强数字信号处理器核设计研究》文中提出媒体系统芯片设计开发中的关键问题，就是如何最有效地利用硅片上可用的硬件资源，提供支持目标多媒体应用的单芯片高性加比解决方案。基于总线互连的由一个或多个指令集处理器核、一个或多个专用硬件IP核、一片或多片片上存储器构成的异质体系结构成为媒体系统芯片的合理选择。在国家863计划的支持下，我们开展了系统芯片中媒体增强的数字信号处理器核的设计研究，本文作为部分成果，着重探讨了处理器核指令集结构的媒体处理增强、处理器核微结构的设计和优化以及系统总线设计和媒体数据流调度的问题。 在系统芯片中媒体数字信号处理器核的设计中，在分析媒体处理应用算法特点的基础上，本文提出对MIPS-Ⅰ指令体系相兼容的基本指令集结构进行媒体增强扩展，通过支持SIMD亚字并行操作、媒体专用指令和运算结果特殊处理等增强单发射结构处理器的媒体处理性能，借鉴Intel MMX／SSE／SSE2媒体扩展指令集的思想生成初始指令功能集合，通过与常用媒体处理核心算法的互动进一步优化媒体指令集结构，创新性地对与MIPS-Ⅰ相兼容的基本指令体系实现了后向兼容媒体增强扩展，在硬件上通过构造可拆分的数据通道等实现了对媒体增强指令集的支持，以极小的硬件附加开销获得了媒体处理性能的显着提高。 在系统芯片中媒体数字信号处理器核的设计中，在具体分析CPU流水线竞争和处理器异常的基础上，本文提出并实现了一种基于有限状态机的流水线运行控制方案，并从提高钟频和降低CPI值两个方面优化处理器性能。为避免流水时钟频率受制于某些复杂运算指令较长的运算时间，又要达到单周期完成一条运算指令的吞吐量指标，本文提出对EX级进行可伸缩超流水扩展的思想，提出并实现了一种高性加比的切换控制方案。对于单发射结构的处理器，降低CPI值的根本途径在于通过各种软硬件技术减少流水线的停顿，本文构造了一个RAW相关环路模型用于分析流水线中寄存器操作数的RAW竞争现象，并提出了一种“动态”数据旁路优化策略，可以最大程度地减少复杂流水线中因数据的RAW竞争而导致的互锁停顿，理论分析和实测结果充分表明“动态”数据旁路机构可以有效地降低流水线因RAW互锁导致的平均CPI增量。 总线设计和媒体数据流的调度是实时媒体系统芯片设计中极其关键的问题，本文以VCD、HDTV解码系统芯片的设计为具体个例，探讨了MPEG-1／2视频解码软硬件实现中的数据流调度策略。在分析视频码流输入、解码处理和视频显示的时间参数后，提出以3帧组合为软件解码的调度粒度，以及基于启动期限和完成期限的两种解码调度策略，较好地均衡了处理器性能需求和数据缓存需求。提出了一种基于静态分时复用调度／动态固定优先级仲裁的混合二级总线仲裁策略，通过分割总线时间片静态调度媒体数据流DMA传输，使之与解码流程同步配合，有效地分配和使用总线带宽，降低了片上数据缓存等硬件开销。
张锐[7]2007年在《基于PowerPC的视频监控系统的研究与实现》文中研究指明视频监控系统以其直观、方便、信息内容丰富等特性而被广泛应用。早期的模拟视频监控系统在信号质量，传输距离，远程控制以及大规模组网能力方面存在很多不足。数字信号处理技术、计算机网络技术和电子技术的发展使得数字化视频数据的网络实时传输和控制成为可能。与之相应，数字监控技术不断发展，出现以嵌入式技术为核心的新型视频监控系统，它在稳定性、集成度，性能、价格、可升级性以及可操作性等方面有着突出的优势，代表了目前视频监控系统研究和发展的方向。论文以高速公路视频监控为应用背景，介绍了一种嵌入式视频监控系统的实现。文中分析了嵌入式视频编解码器的主要实现方式及各自特点，研究了视频监控系统中涉及的视频压缩标准，PCI总线规范及嵌入式操作系统等关键技术，阐述了视频编解码器的硬件实现方案，对嵌入式处理器、视频压缩芯片，PCI桥接芯片等进行了选型比较。论文以系统软硬件总体设计方案为主线，首先对核心压缩芯片VW2010进行模块设计完成PCI接口视频压缩卡，给出了压缩卡与工控机组合构成单路编解码器的实现方法。在此基础上，论文详细讨论了以基于PowerPC处理器MPC8245的多路视频编解码器为核心的视频监控系统构建方案，对硬件部分包括处理器架构，存储系统结构，总线扩展及外围电路设计等方面进行了说明；在嵌入式Linux操作系统上，结合高速公路的分布特点和多级网络连接等系统功能需求，设计实现了C／S与B／S两种控制方式，分析了其各自特点和应用场合，为C／S模式下Windows平台客户端应用程序设计提供相应接口。最后，论文了给出了嵌入式网络视频监控系统的综合测试结果。
闫红刚[8]2004年在《嵌入式视频监控系统的四路MPEG-4编、解码电路的设计实现》文中研究说明多媒体技术正在迅速发展，应用领域不断拓广。与之相适应，各种多媒体数据压缩编码标准也在不断地发展和完善，并在数字视频监控领域得到越来越广泛的应用。MPEG-4是现在最重要、最有影响的多媒体数据压缩编码的国际标准之一。目前新兴的基于嵌入式技术的MPEG-4多媒体监控系统与传统的多媒体监控系统相比具有体积小、现场无需专人值守、成本低、稳定性高、实时性好、更适宜存储和传输等优点，具有良好的应用与发展前景。因此研究并开发一种嵌入式MPEG-4多媒体远程监控系统具有很大的实际意义。 本文的实际应用背景是在嵌入式系统下实现一个基于MPEG-4标准的数字视音频监控系统。要求对视音频信号进行实时的压缩编码和本地存储，并根据现有网络状况对压缩视音频流进行实时传输。基于上面的背景和对市场进行深入调查取证，本文首先研究了目前流行的MPEG-4硬件专用ASIC芯片压缩方案，找出了适合我们设备的MPEG-4压缩方案。其次对通用的嵌入式CPU进行了深入的研究，设计了适合四路应用的嵌入式CPU和MPEG-4编、解码和传输的电路。 课题的研究和实施直接面向市场需求，选择国际最新的MPEG-4编、解码芯片和监控领域流行的嵌入式系统解决方案，保证了项目的可行性和成型系统的先进性和实用性。
姚烁[9]2008年在《AVS视频编码器的帧间技术研究及其硬件设计》文中指出视频编码中的帧间预测是H.264、MPEG-4以及AVS等高压缩率标准中的重要技术。它是利用视频图像邻近帧间的相关性,即时间相关性,来达到图像压缩的目的。大多视频图像相邻帧间的细节变化是很小的,即视频图像帧间具有很强的相关性,利用该特点进行帧间编码,可获得比帧内编码更高的压缩比,但与此同时实现复杂度也大大提高,为视频编码芯片的实现带来了难度。本文主要对AVS标准中的帧间预测编码的硬件实现技术进行研究,首先提出了基于预测起始点的小范围内的运动估计的策略,极大的减少了运算量、存储面积,并且有效缓解了总线的压力。其次提出了半像素与四分之一像素搜索并行的快速算法,减少了编码处理时间,保证了编码器的实时编码和编码性能。同时,本文提出了一种实现复杂度较低的Symmetric模式算法,提高了编码的性能。由于目前不使用率失真优化的模式选择,但却直接决定了编码性能的优劣,本文着眼于适于硬件实现的模式选择策略,进行了深入的探讨,提出了一系列模式选择算法。通过比较多种帧间预测的参考算法,并从编码性能与硬件代价两个方面进行了权衡,最终提出了适于硬件实现的算法并且设计了VLSI结构。首先,在保证速度的前提下,本文分别提出了基于面积优化和功耗优化的整像素运动估计实现结构。其次,本文设计了能够进行二分之一像素与四分之一像素并行搜索的高速处理的硬件实现结构。最后,提出了在现有的设计基础上如何做结构扩展,以支持高清编码器(1920x1080@60fps)的实时编码要求。本文设计的硬件结构在FPGA以及Design Compiler上分别进行了综合仿真,并给出了实现结果。相比于参考文献中相关的设计结构,该设计具有复杂度低、面积小、速度快的特点。本文还对AVS标清编码器中的通用结构进行了探讨。首先提出了兼容整像素搜索与分像素搜索计算单元数据通路的通用结构设计,该结构将差分计算、插值滤波紧密的整合在一起。接着提出了兼容整像素搜索和蝶形整数余弦变换的通用结构设计,将运算量极大的两个计算模块,根据两者的运算相似性,整合到一套可以配置的结构中。本文提出的通用结构在极大的减少了硬件的实现面积的同时,也为编码器实现更复杂的算法提供了保障。我们的编码器最终在FPGA开发平台上实现了标清序列(720x576@25fps)的实时编码,可以支持到P帧、B帧、2个参考帧、四分之一精度像素的运动搜索和运动补偿、场编码和帧编码。
刘文娟[10]2008年在《嵌入式网络音视频传输系统的软件设计》文中指出随着信息技术的不断发展,多媒体及其视频流的应用研究引起了人们的极大关注。同时,嵌入式系统在各行业的应用,特别是工业现场、信息家电、机顶盒、IPTV等方面的广泛应用,使得嵌入式系统的研究开发成为计算机领域一个热点,出现了与网络互联技术日渐融合的趋势。而且,数字多媒体压缩算法取得了显着进步,这使得在目前网络以相对较低的码率传输高质量的视频成为可能。基于以上背景本文进行了基于嵌入式Linux的网络音视频传输系统的研究与实现。本文将先进的嵌入式技术、视频技术、网络技术有机地结合在一起,提出了一种嵌入式音视频网络传输系统的设计方案。该方案采用服务器/客户端模式。在服务器端,完成AV或TV信号的采集、转换、压缩编码以及发送,同时处理与客户端的通信,包括登录验证以及节目切换等;客户端,则负责视频数据的接收、解码显示、节目存储以及向服务器端发送控制命令等。论文首先介绍了嵌入式系统的发展、视频编解码标准的发展及网络传输协议等相关技术,接着提出了系统的总体设计方案和功能划分,包括硬件架构和软件架构。然后详细介绍了系统的软件设计部分,包括嵌入式Linux设计和应用程序的设计:在嵌入式Linux的设计中,实现了bootloader的移植、内核的配置、驱动程序的开发;应用程序设计部分,以模块化软件设计思想对系统软件进行了模块划分,并详细研究了各模块的设计,同时还利用多进程来实现各个模块的并行工作,而在各进程中则采用了多线程技术,以提高系统利用率。最后归纳了本系统软件设计用到的一些关键方法及技术,并且针对软件运行中可能出现的异常情况提出了相应的解决方法。本文设计的音视频传输系统具有网络带宽要求低、可实现远程实时电视节目传输等特点,实际运行证实了该系统具有良好的可靠性和稳定性,因此具有一定的实用价值。
参考文献：
[1]. 可编程媒体处理系统芯片（SoC）结构设计研究[D]. 蒋志迪. 浙江大学. 2005
[2]. 面向音视频应用的专用芯片设计与研究[D]. 韦晓东. 浙江大学. 2003
[3]. 基于DSPs的媒体处理系统芯片设计研究[D]. 俞国军. 浙江大学. 2006
[4]. 媒体多处理器系统芯片的设计研究[D]. 陈科明. 浙江大学. 2007
[5]. 基于嵌入式的网络视频监控终端的设计与实现[D]. 徐欣磊. 华中科技大学. 2006
[6]. 系统芯片中媒体增强数字信号处理器核设计研究[D]. 李东晓. 浙江大学. 2004
[7]. 基于PowerPC的视频监控系统的研究与实现[D]. 张锐. 大连理工大学. 2007
[8]. 嵌入式视频监控系统的四路MPEG-4编、解码电路的设计实现[D]. 闫红刚. 解放军信息工程大学. 2004
[9]. AVS视频编码器的帧间技术研究及其硬件设计[D]. 姚烁. 浙江大学. 2008
[10]. 嵌入式网络音视频传输系统的软件设计[D]. 刘文娟. 湖南大学. 2008
标签：电信技术论文; 嵌入式技术论文; 存储芯片论文; 实时系统论文; 嵌入式系统设计论文; 网络编码论文; 嵌入式计算机论文; 优化策略论文; 处理器技术论文; 网络传输论文; 芯片论文; 编码转换论文; 硬件解码论文; 网络硬件论文; 网络结构论文; 策略模式论文; 任务调度论文; 动态论文;