李惠安[1]1995年在《XOR映象cache的分析》文中认为随着对数据处理要求的提高，以及由于CPU和内存在速度和容量两个方向上的不同发展，使得两者之间的相对差距不断增大，因此，cache作为解决日益严重的CPU与内存之间信息流通的瓶颈问题的设施，其作用就显得更为突出。改进cache结构，提高cache命中率已是人们普遍关注的一个研究热点。 本文首先简单地阐述有关cache的一些基本概念，接着广泛地介绍目前国际上对cache各个方面研究的最新成果。同时，对多种XOR方案是否能够无冲突地访问一些常用模式进行了详细的分析。在此基础上，本文着重探讨可否采用改变传统的数据映象方式以提高cache命中率，从而提高通用机器(非向量机)对某些典型应用问题的处理速度。新的映象方式对数据访问地址进行变换，这种地址变换充分利用了XOR方案共有的不浪费存储体和实现简单以及EE、EE-MG等XOR方案能对多种常用模式无冲突访问的优点。针对这种新的地址变换，文中提出数据分块的思想，数据分块包括两方面的内容：一方面是向量数据在存储时分块安排的方法，从而能够充分利用EE等方案的特点，减少冲突失效；另一方面是数据在处理时采用分块算法来减少容量失效。 本文同时给出cache有关参数和一些应用程序的模拟结果。这些结果说明，在通用cache中采用XOR地址映象，当应用程序的数据复用率比较高时，能极大地提高cache命中率，而对于有关事务处理的程序，虽然它们的数据复用率低，XOR映象的cache仍能达到传统映象方法下的命中率。
李恩有[2]1997年在《高性能计算机的存储方法研究》文中研究指明半导体技术的发展，使得主存储器件的存取速度不能满足处理器存取数据的要求，人们在各种计算机系统中广泛采用了并行存储系统和层次存储系统，以提高整个存储系统的平均存取速度。 然而，在实际应用中却发现，传统的并行存储系统和层次存储系统并不是总能达到人们的预期目的。这是由于处理器的存取访问在并行存储系统中和高速缓存系统中存在存储体冲突和高速缓存行冲突。进一步的研究发现，并行存储系统和层次存储系统中的存储映射方法对它们的存储性能有很大的影响。 XOR斜排存储方法是一类非常有效的非线性斜排存储方法，作者在研究了许多具有实际使用价值的XOR存储方法的基础上，提出了LR-XOR斜排存储方法．在采用LR-XOR斜排存储方法的并行存储系统中，不仅可以并行存取在传统的交叉并行存储系统中可以并行存取的连续存储数据存取模式，而且可以并行存取N×N矩阵的矩阵行、矩阵列、矩阵主P×Q块、矩阵散列P×Q块以及间隔为2~i的等间隔主向量、间隔为2~i的移位等间隔主向量等许多在科学和工程应用程序中常用的数据存取模式，可以大幅度地提高并行存储系统的平均存取速度。 本文在对高速缓存系统结构进行深入分析的基础上，把XOR斜排存储映射方法应用于数据高速缓存的存储映射中。理论分析表明，在高速缓存映射系统中采用EE-XOR和LR-XOR存储映射方法，可以使科学和工程应用程序中大量常用存取模式的所有数据元素同时驻留在高速缓存系统中，把应用程序中的数据复用率更多地转化为高速缓存系统中暂存数据的复用率，从而大幅度地提高层次存储系统的平均存取速度，充分发挥处理器的运算能力。 作者创造性地在高速缓存系统的映射机构中实现了EE-XOR斜排存储方法，以使高速缓存系统可以充分地利用程序执行过程中存储访问的局部性。在作者设计的Pentium和平实验系统中，其二级高速缓存映射中使用
杨君[3]2006年在《专用指令集处理器（ASIP）体系结构设计研究》文中研究表明专用指令集处理器(ASIP，Application Specific Instruction Set Processor)是一种新型的具有处理器结构的芯片，它为某个或某一类型应用而专门设计。通过权衡速度、功耗、成本、灵活性等多个方面的设计约束，设计者可以定制ASIP达到最好的平衡点，从而适应嵌入式系统的需要。因而ASIP在嵌入式领域具有良好的应用前景。 ASIP设计需要面对多种类型的应用定制最优的体系结构，应用多样性和设计时效性是迫切需要解决的问题。然而，目前ASIP体系结构设计的研究大多在某个局部展开，难以提供一种具有易用性、快速性和可评估性的设计方法和环境。所以，本文在对具体的ASIP设计步骤和现有设计方法学进行分析的基础上，提出一种“描述-搜索-细化”的ASIP体系结构设计流程，研究了设计中体系结构描述、搜索与低功耗优化的问题，并依此实现完整的设计环境原型。主要研究归结为 ① 基于ASIP体系结构描述语言xpADL的软件工具生成技术。使用体系结构描述语言xpADL驱动设计流程，设计和实现了描述语言可执行语义的转化和扩展机制，支持快速的功能性验证和性能估计。 ② 基于基本指令集方法的指令集定制和结构属性设计空间搜索技术。定制指令集时利用性能、能耗、面积等多指标归一化模型评估指令集扩展的效果，并采用低功耗状态编码的思想进行指令字编码。同时，采用自动生成的软件工具对由流水线、功能部件、存储部件等构成的结构属性设计空间进行搜索，得到最优的ASIP体系结构。 ③ 结合ASIP体系结构特征，以应用特征为指导，针对指令集(程序代码)、流水线和存储部件进行了低功耗优化研究。 ④ 在上述研究的基础上，实现了一个支持“描述-搜索-细化”设计流程的ASIP体系结构设计环境原型A~2IDE，并基于此平台定义了采用ARM、PISA和Vcore等体系结构的实验型ASIP，验证了A~2IDE的有效性。 本论文做出的贡献主要体现在： (1)在深入分析已有的电子系统设计方法学的基础上，实现了“描述-搜
徐升[4]2012年在《通用高性能微处理器的低功耗片上存储系统研究》文中研究表明微处理器是片上系统（SoC）的核心,其低功耗设计对整个系统的重要性突出，而低功耗片上存储系统的设计是最重要的研究领域之一，是实现低功耗微处理器的关键，因为超过60％的功耗在微处理器芯片的片上存储系统中产生。本文给出一种新型SRAM单元，在读操作过程中其数据具有较高的稳定性，并且与传统4管SRAM单元和6管SRAM单元相比具有更高的静态噪声容限，另外也弥补了传统SRAM存在的两方面缺陷。7管SRAM单元的数据读写路径独立，读写过程的相互干扰也由此避免。特别地，由于去除了从位线到存储节点的直接通路，到达了隔离数据的目的。因此，外部噪声不易破坏SRAM单元中的数据，从而提高SRAM单元抗外部噪声的性能和数据稳定度。仿真采用TSMC1-Poly6-Metals0.18-μm CMOS工艺，在给定模式下，V_(DD)=1.8V，温度T=25℃。仿真表明，7管SRAM单元的读静态噪声容限高达1.43V，比传统4管和6管SRAM单元显著增加1.6倍和0.31倍。为了实现低功耗的目的，本文给出一种只含一位标识的片上指令Cache。在微处理器中，由于片上I-Cache大面积与极高频率地被读取，其功耗占据相当大部分。为了减少片上I-Cache的功耗，本文研究了一种一位标识符的片上I-Cache。改进后的I-Cache在面积上显著减少，Cache标识部分只保留最根本的一位。同时，为了配合只含一位标识的片上I-Cache，使程序依然有效地执行，本文又给出一种Cache操作控制机制。对于大多数应用程序而言，一位标识Cache可以达到与传统全标识Cache相似的性能，但由于Cache面积急剧减少，并衍生规模更小的标识(Tag)阵列与更少的Tag比较电路，所以可以有效降低功耗。
佚名[5]2010年在《自动化技术、计算机技术》文中研究说明TP12010031967Flash媒体服务器的优化部署/唐力,槐寅,陈震(清华大学自动化系)//清华大学学报(自然科学版).―2010,50(1).―5～8.越来越多的新型万维网(Web)应用开始提供在线音视频交流功能,而有效的Flash媒体服务器部署方案是提高服务质量的基础。该文给出了媒体服务器优化部署问题的数学模型,并证明即使用户需求和网络性能信息
赵晓芳[6]1999年在《非一致性存储访问的机群系统及其关键技术》文中认为分布式并行计算机系统是一个子系统数量非常庞大、且相互关联、相互制约和相互作用的关系复杂的有层次结构的系统。系统具有开放性的特点，其开放性体现在两个方面，一是对内部的开放性，即各结点之间的开放性和交互作用，另一点是对外的开放性，即对系统管理员和用户的开放性。并行系统中信息资源的开发、合理配置和有效使用是性能的根本问题。 机群和NUMA系统是近几年发展比较快的体系结构。NUMA系统通常是通过高速专用网络连接起来的独立的高速处理器构成的大规模处理器系统。这样的系统可以提供很高的综合性能。NUMA系统的优点是易于管理和可用性比较好。机群是由完整的互连的计算机集合组成，作为一个统一的计算和处理资源来使用的系统。由于机群系统中的每一个结点是一个完整的、可独立使用的计算机，系统的可用性、性能价格比、可扩展性以及可再利用性等方面与其他的系统相比较有很大的优势。 本文在广泛了解已有的并行系统结构的基础之上，深入研究了分布式并行系统设计的关键问题，包括结点结构、通讯接口、单一系统映像等，并结合计算机技术的发展趋势，提出了以好用性为核心，以可扩展性、高可用性和系统的灵活动态可配置和重构为目标，能很好地结合了机群系统和传统NUMA系统的优点的机群-NUMA系统结构。在此基础上，本文就从系统的多层次结构上通过功能扩展实现这样的系统的方法进行了探讨，特别是对结点之间的硬件通讯机制、系统信息交互以及资源共享等基础方面的问题，通过部分系统功能的实现进行了细致的分析和研究。 具体地说，本文的工作主要包括以下几个方面： ● 分析了NUMA系统的结构，包括CC-NUMA和COMA的特点和相关的cache一致性实现的特点，并分析和比较了两种结构在性能上的特点，指出不同方式下对不同类型的不命中产生的延时是有差别的。同时详细讨论了软件实现NUMA结构的方法和这些方法对系统的影响，对影响性能的几个方面进行了分析和提出了可能采取的措施。并对NUMA和SC-NUMA系统的性能进行了定性的比较。 ● 提出了一种新的体系结构，即机群NUMA系统，这种新的系统很好地结合了机群和NUMA机器的特点，以好用性为核心，以可扩展性、高可用性和系统的灵活动态可配置和重构为目标，很好地结合了机群系统和传
李怀阳[7]2006年在《进化存储系统数据组织模式研究》文中提出用于网络环境下的企业级海量存储系统面临如下挑战:数字化信息爆炸性增长、数据的重要性和安全性日益增加、大数量的用户群和多媒体的应用对存取性能产生巨大压力、24×7的服务需求要求极高的可用性和可维护性。现有的技术如高性能存储磁盘阵列、附网存储、存储区域网等有着各自的优势同时有着自身的不足。问题存在的原因是现有存储系统物理和逻辑的组织是一种静态的结构,而静态组织结构模型不能很好地刻画处于不断变化之中的系统。这种结构往往只适合于特定的应用需要,而且缺少适应不断变化的存储要求的机制。为此,我们基于进化存储的概念及关键思想,将进化的策略化分为物理进化和逻辑进化,详细讨论了物理进化和逻辑进化实现的主要思路,对进化存储系统的硬件体系结构和软件结构进行了深入的研究,并指出为实现进化存储系统需要解决的四个问题。进化存储系统要求存储系统中数据的组织以及整个系统中各种不同属性数据的分布可以随着外在的数据流输入输出的变化而相应改变,以期获得最好的系统性能。为了实现此目标,需要获得在某一段时间内工作负载的分布形式,并预测未来某一段时间工作负载的分布形式。为解决这个问题,我们从两个方面入手:一是提出了基于连续度的I/O聚类算法,它能高效、可靠的发现密集I/O访问的区域;其次是根据I/O请求局部性的特征,利用ARMA时间序列模型来预测未来密集I/O可能访问的区域。为提高预测的准确性,提出了动态参数估计的策略,使得预测值的匹配率达到很高的比例,能充分指导对存储系统的调节。同时根据进化存储系统的数据分布特点,利用所获取的I/O区域特征,在系统空闲时刻一次性的预取下一个时刻所有的读请求的数据来改善系统的性能。现有关于存储系统中优化组织结构和数据分布的研究基本上是采用将请求的热点区域迁移到能提供更好性能区域的策略,这必然会导致数据映射关系的复杂,并最终使得系统数据映射机制成为系统性能的瓶颈。为此我们根据所获取的负载特性设计了一种为适合不同工作负载特性动态转换的组织结构及数据分布转换策略,它能最大限度的减少因组织结构及数据分布转换而导致的数据迁移。为减少映射机制的复杂性和服务器的负载,并根据进化存储系统的特点,采用了两级映射机制来提高数据映射的效率。为获得数据分布转换的门限,我们通过分析闭环Fork-Join排队网络模型和存储系统的读写行为,推导出了磁盘阵列的通用的平均响应时间模型。在此基础上推导出了不同RAID级别在各种I/O负载情况下的平均响应时间,计算出在不同工作负载情况下的RAID转换门限和最优条带单元大小调节门限。在进化存储系统中,随时存在着大量的数据迁移,有可能在数据迁移过程中出现对数据的更新情况,此时会产生数据的一致性问题。同时,在进化存储系统中的海量数据是非常宝贵的资源,如何保证这些时间的可用性也是必须面对的问题。我们根据进化存储系统的系统结构特点,实现了进化存储系统的快照和备份技术,使得存储节点之间在无需服务器参予情况下进行无“备份窗口”的备份和高性能的数据迁移,较大的提高了存储系统的可用性和备份性能。
喻强[8]2006年在《x86体系结构的虚拟机研究》文中研究说明虚拟机作为一种软件工具已经在各个领域得到广泛的应用,如处理器仿真、反病毒、系统调试器和网络虚拟主机。因此,虚拟机技术一直是当今计算机学科研究的热点之一。x86作为目前应用最广的体系结构,在PC、工业控制等领域仍占据着不可动摇的地位。一方面,商业化x86虚拟机产品已经得到业界认可,另一方面,一些非营利组织和团体也在积极研究x86虚拟机并取得了不少的成果。本文结合开源项目Bochs,具体分析了虚拟机的原理和实现中一些关键技术问题。Bochs作为指令级的x86模拟器,其工作除了对x86处理器的基本指令集和部分扩展指令集的取指-译码-执行过程进行软件仿真外,还模拟了包括存储器和常用的外设在内的一套完整的PC系统。论文首先对虚拟机的相关概念和研究现状作了综述,接下来引入开源项目Bochs。先结合虚拟机软件设计的思想对项目进行了宏观介绍。然后从源码出发,对虚拟机CPU和PC系统的具体实现作了细致的剖析。包括CPU部分的寄存器、MMU单元以及取指和译码过程实现和PC部分对存储器与I/O访问管理等。在完成了对各部件工作原理解析后,论文对虚拟机实现过程中的相关问题作了深入探讨,如定时器问题、Cache和TLB的模拟等。此外,通过在Bochs源码中加入统计代码,进行一组实验,包括指令统计和高速缓存命中率实验,文中给出了实验结果并作了简要论述。本文的另外一个工作是实现了一个可视化x86指令级调试器程序――IA-32 Debugger。IA-32 Debugger的编写建立在Bochs虚拟机项目基础之上,通过在虚拟机内部插入控制和监视代码。实现了主界面和虚拟机窗口的数据同步和数据交换。文中给出了IA-32 Debugger工程的实现过程,包括设计思路,工程组织以及各部分具体实现。论文的最后,结合其它虚拟机软件的优化技术以及创新点,对虚拟机及虚拟化技术发展趋势作了展望。
史鸿声[9]2008年在《可信嵌入式3D图形系统关键技术的研究》文中研究指明在后PC时代,对于嵌入式3D图形加速系统的应用需求日益增长。在嵌入式设备中进行3D图形加速设计的时候,必须考虑到诸如芯片面积、执行性能、功耗、成本等方面的限制。不仅如此,随着网络时代的到来,还需要解决嵌入式设备数据在网络环境中传输的安全性问题。这就对嵌入式应用系统提出了以下需求:稳定可靠的高性能嵌入式硬件平台,合适的嵌入式操作系统,适用于嵌入式环境需求的3D图形加速设备。针对以上这些嵌入式3D图形加速系统的应用需求,本文提出了一种基于RISC微处理器的具有安全功能的可信嵌入式3D图形加速系统的软硬件实现方案,对其中的一些关键技术如嵌入式技术、图形加速技术、安全技术等进行了分析研究。提出了以下设计方案:1)在系统平台方面,采用了具有高可靠性的LEON3硬件平台和嵌入式Linux操作系统,首先确保了整个嵌入式系统的稳定可靠;2)在平台上加入了自主设计的3D图形加速模块,提高了嵌入式环境下3D图形加速的性能;3)为上述平台的在网络中的应用设计了一套较完善的安全认证方案,确保了数据的安全性。以上这几点构成一个可信的嵌入式3D图形加速系统,具有较好的实用价值。本文的主要贡献及创新之处:(1)提出了一种可信嵌入式3D图形加速系统的整体架构和安全模型。系统采用高可靠性的LEON3微处理器平台,嵌入式Linux操作系统,使用自主设计的3D图形加速模块,并结合加密认证算法,实现了图形数据的安全传输和实时处理:(2)对32位LEON3 RISC微处理器的体系结构、指令系统、容错机制、可配置性等技术特点进行了深入分析与研究,并根据实际需求进行了详细的定制工作,实现了一个高性能和高可靠性的可信嵌入式系统硬件平台。(3)对嵌入式Linux操作系统的体系结构、内核子系统、文件结构和启动流程,以及其内核生成过程进行了详细的分析研究,并在本文设计的LEON3硬件平台上,完成了移植工作。文中对系统定制的详细内容和NFS网络文件系统的实现过程进行了描述;(4)根据软硬件划分的原则,提出了嵌入式系统下的真实感3D图形加速设计方案。方案采用嵌入式微处理器软件进行图形加速几何阶段的计算,对图形加速的光栅阶段采用硬件IP核来实现。整个算法采用了定点化的实现方式,在几何阶段,对三维裁剪算法进行了优化设计,采用了在三维透视视见体的六个裁剪面分别进行二维裁剪和插值的方法,减少了计算量,降低了CPU的运算负担。在光栅阶段,采用了基于tile的处理方式,减少了扫描转换和纹理映射的运算量,但仍保持了较好的图像质量。纹理映射部分采用了纹理压缩和两级Cache的设计方式,采用S3TC的压缩算法,可以达到6:1的压缩比率,减少了对总线带宽的需求。采用了Mipmap+双线性滤波的纹理映射算法,提高了纹理映射的速度,并且具有较好的渲染质量。(5)对网络环境下嵌入式3D图形数据传输上的安全问题进行了探讨,提出了只对关键参数加密的优化设计方法,并给出了AES+SHA-1加密认证和RSA密钥管理相结合的安全模型。从而在确保可信嵌入式3D图形加速系统的安全性的前提下,减少了运算量,降低了系统资源的消耗,满足了实际应用的需求。目前国内对于图形学的研究更多关注于多媒体技术、建筑设计软件等领域,对3D图形加速技术的研究还很有限。设计具有较高性能的嵌入式3D图形加速系统,对提高我国嵌入式产业的发展水平,增强在国际上的竞争力,以及国防建设的发展等都具有重大的意义。
任江春[10]2006年在《系统可信赖安全增强关键技术的研究与实现》文中认为计算机系统安全的研究是一个渐进的过程,人们不可能追求绝对的安全,而只能期望越来越可靠的安全。随着计算机系统、尤其是端系统中安全问题的日益突出,网络环境下的计算机系统正面临严重的信任危机。在现有条件下,从技术和实施两方面考虑,研究计算机系统的可信赖安全增强方法,达到系统可信可控使用的目的,具有重大的理论意义和实用价值。实现系统可信和可控目标的基本途径是寻找一种可验证的系统使用方式,即不仅实现系统的权限合理分配,而且保证系统在授权范围内被正确执行。实现系统可信,首先需要研究可信性验证的基本方法,因为只有通过一种可验证的方式让系统执行,人们才可能确切地了解计算机的行为,达到可信使用系统的目的。其次需要研究可信验证条件下权限的合理分配方法,使得系统执行各种任务时满足最小特权原则。国际TCG提出的可信计算平台技术通过在系统中增加硬件形态的信任根源,并借助信任根源实现平台中软硬件实体的相互认证,实现了系统上层应用被底层信任根源所担保;获取-授权(Take-Grant)安全模型能够辨别系统中主体获得访问客体权限的条件,为系统权限分配和检查提供了很好参考。借鉴上述两方面的研究成果,本文深入研究了计算机系统的可信性验证方法,并将其应用到获取-授权模型中,提出了可信赖获取-授权模型(Trusted Take-Grant Model),使得基于该安全模型进行设计的系统不仅能够在权限范围内正确执行,而且能够确保系统安全机制自身的安全。根据可信赖获取-授权安全模型,本文以满足安全应用需要,降低安全增强成本,确保安全控制灵活等为目标,提出了通用计算机系统的安全增强体系结构,并对其中的一系列关键技术进行了研究,最后设计并实现了原型验证系统。本文在对这些基本理论和关键技术进行研究的过程中,取得了以下主要研究成果:1.深入研究了系统可信性验证的一般方法,提出了可信赖获取-授权模型。本文从身份、行为、内容和计算环境四个方面对系统可信性验证的基本方法进行了深入研究。并将可信性验证方法与传统Take-Grant模型相结合,通过在模型中引入可信主体,限制获取和授权操作只为可信主体使用,增加模型的可信性验证规则,进而提出了新的可信赖获取-授权模型。新提出的模型具有更精简的结构和更直观的解释,增强了系统访问控制的效果,避免了不可信主体合谋窃取权限的现象。2.提出了端系统和分布式系统的可信赖安全增强的体系结构。本文充分发挥安全核心芯片在系统安全控制中的关键作用,在借鉴现有安全操作系统体系结构研究成果的基础上,提出了端系统的可信赖安全增强的体系结构;并基于安全增强的端系统,提出了两种典型的分布式系统可信赖安全增强的体系结构。提出的安全体系结构不仅实现了可信赖的访问控制,支持灵活的安全策略,而且能够保证安全机制自身的安全。3.提出了一种算法灵活的安全核心芯片的体系结构,设计并实现了一款安全核心芯片SUP320。不同的系统在安全增强中使用的密码算法有所不同。为了支持多种密码算法,又不过多影响芯片成本和密码算法的运行效率,本文研究了通过软硬件协同加速密码算法运行的关键技术,提出了一种由RISC核和多个密码算法协处理器组成的SOC安全核心芯片体系结构。并基于该体系结构设计实现了一款符合TPM规范的安全核心芯片SUP320。4.深入研究了系统可信赖安全增强实施的系列关键技术,提出了基于USBKey的信任链建立方案和进程可信赖保护方案,以及基于生物击键特征的用户身份识别算法。在安全模型、体系结构和安全芯片研究的基础上,针对通用计算机系统的安全增强实施,深入研究了系统可信赖安全增强实施的系列关键技术。包括信任链建立技术、身份认证技术、进程可信保护技术、存储安全增强技术、网络接入认证技术和分布式系统多级认证技术等。提出了基于USBKey的信任链建立方案和进程可信赖保护方案,以及基于生物击键特征的用户身份识别算法。5.设计并实现了一个原型验证系统。在上述研究成果的基础上,设计实现了一个具有实用价值的原型验证系统EISMS(Enterprise Inner Security Management System),并对原型系统进行了多项测试。结果表明各项关键技术的研究达到了预期目标。以上研究成果都以增强系统的可信性和可控性为目标,充分发挥安全核心芯片在整个系统安全控制中的核心作用,将权限控制和可信验证相结合,弥补了传统安全增强方法不能保证安全机制自身安全的不足。实际的测试表明,以上安全增强方法能够在降低软硬件代价,保证系统平滑升级的前提下实现更多更强的安全控制,满足了现有安全应用的需要。
参考文献：
[1]. XOR映象cache的分析[D]. 李惠安. 中国科学院研究生院（计算技术研究所）. 1995
[2]. 高性能计算机的存储方法研究[D]. 李恩有. 中国科学院研究生院（计算技术研究所）. 1997
[3]. 专用指令集处理器（ASIP）体系结构设计研究[D]. 杨君. 中国科学技术大学. 2006
[4]. 通用高性能微处理器的低功耗片上存储系统研究[D]. 徐升. 湖南大学. 2012
[5]. 自动化技术、计算机技术[J]. 佚名. 中国无线电电子学文摘. 2010
[6]. 非一致性存储访问的机群系统及其关键技术[D]. 赵晓芳. 中国科学院研究生院（计算技术研究所）. 1999
[7]. 进化存储系统数据组织模式研究[D]. 李怀阳. 华中科技大学. 2006
[8]. x86体系结构的虚拟机研究[D]. 喻强. 南京工业大学. 2006
[9]. 可信嵌入式3D图形系统关键技术的研究[D]. 史鸿声. 中国科学技术大学. 2008
[10]. 系统可信赖安全增强关键技术的研究与实现[D]. 任江春. 国防科学技术大学. 2006
标签：计算机硬件技术论文; 嵌入式技术论文; 存储单元论文; 并行处理论文; 内存映射论文; 嵌入式系统设计论文; 网络映射论文; 存储芯片论文; 嵌入式计算机论文; 处理器技术论文; 高速缓存论文;