曾一杰[1]2004年在《模拟集成电路布局方法研究》文中研究说明随着集成电路制造工艺进入深亚微米时代,数模混合系统和片上系统日益成为集成电路设计的主流趋势,模拟集成电路版图设计也日益受到重视。布局是集成电路版图设计中的一个重要步骤。本文主要研究模拟集成电路的布局方法以及布局算法。本文提出了一种信号流驱动的模拟集成电路布局方法。该方法将整个模拟电路划分为信号流部分电路和偏置部分电路,相应地将布局过程也分为两个阶段依次进行。方法首先采用确定性算法直接构造信号流部分电路的布局,然后结合基于角模块序列的模拟电路布局算法和模拟退火算法,对偏置部分电路布局进行优化。针对偏置部分电路布局中采用的模拟电路布局算法的缺点,本文提出了一种基于角模块序列的模拟电路快速布局算法FAST_CBL。该算法通过在模拟退火过程中复用最大公共子布局,减少了整个模拟退火过程的总计算量,提高了原有模拟电路布局算法的速度。针对偏置部分电路布局中的对称约束问题,本文还提出了一种处理对称约束的模拟电路布局算法SYMM_CBL。针对信号流部分电路布局中出现的复杂形状模块,本文提出了多边形模块的模拟电路布局算法RECTI_CBL。通过一种基于虚拟障碍的方法,以及一种基于替换的避免重迭方法,该算法有效地处理了多边形模块的布局问题。
代扬[2]2004年在《模拟集成电路自动化设计方法的研究》文中认为随着大规模集成电路技术的迅速发展，集成电路设计已向系统集成的方向发展。对于数字集成电路而言，已经有许多成熟的自动化设计方法和工具能从不同的层次进行有效的设计。相反，模拟集成电路的自动化设计方法和工具相当缺乏，使得模拟集成电路的设计成本占整个数模混合系统设计成本相当大的份额。落后的模拟集成电路自动化设计水平已经成为制约集成电路发展的瓶颈。 本文详细分析了模拟集成电路设计的主要特征，它是造成目前模拟集成电路自动化设计工具落后于数字集成电路的主要原因。数字集成电路自动化设计层次式分解方法也渗透到模拟集成电路领域，本文将模拟集成电路自动化设计抽象为行为级、结构级、功能级、电路级、器件级和版图级等层次式设计模型。 性能评估器和优化模块是模拟集成电路自动综合中两个重要的模块。本文分析了基于通用电路模拟器和基于方程的电路性能评估技术。研究了基于优化的模拟集成电路自动综合的数学模型，将模拟电路综合配置成在多唯连续空间求目标函数非线性数学最小值问题。介绍了多唯下降单纯形和模拟退火法两种数学优化算法。结合模拟退火法和确定性迭代算法提出了一种改进的优化算法，该算法具有计算量小和全局收敛性特点。 本文将模拟集成电路自动综合设计分为高层综合和物理综合两个层次，并将高层综合分为结构级综合和电路级综合两个过程。讨论了硬件描述语言VHDL—AMS在数模混合领域应用中的必要性和主要优点。研究了基于层次分解、基于规则、基于优化和基于固定电路的拓扑选择方法以及器件尺寸优化相关策略。研究了基于电路方程以及电路模拟器单元电路综合方法。 本文研究了基于优化的模拟集成电路的版图综合技术。探讨了在设计前期考虑版图寄生参数对电路性能带来的影响，此方法能同时确定电路器件尺寸和版图布局布线，提高了系统综合的整体性能。
梁涛[3]2013年在《模拟集成电路性能参数建模及其参数成品率估计算法的研究》文中指出随着集成电路设计向系统集成的方向发展，落后的模拟集成电路设计自动化水平已成为制约数模混合系统发展的瓶颈。电路优化技术是实现模拟集成电路设计自动化的重要手段，而基于电路性能参数模型的电路优化更是这一技术发展的核心。现有的建模技术要么是以器件尺寸作为变量从而使电路优化深受初始点的影响，要么无法反映电路原理且与设计习惯不符从而无法得到大范围的推广应用。参数成品率（以下简称为成品率）的估计是否符合实际情况是成品率优化能够成功实现的基础，同时也是合理选择供应商或制造厂家的关键所在。成品率估计的核心问题是用尽量少的电路仿真次数最大可能的提高成品率估计的精度。当面对已剔除不合格品的截尾数据样本时，传统的成品率估计方法不再适用，因此如何识别截尾数据并快速准确地估计这一特殊条件下的成品率，是一个急待解决的问题。本文深入研究了电路性能参数建模与参数成品率估计这两个模拟集成电路设计自动化及其成品率优化的关键问题，具体的研究内容包括以下几点：1.在分析了模拟电路设计的特点及其对器件模型要求的基础上，本文提出了一种直流工作点驱动MOS器件参数宏模型。该模型以直流工作点和MOS管沟道长度作为输入参数，小信号参数和宽长比作为模型的输出。在宏模型建立的过程中，径向基函数被用来对分散的多元数据进行插值。这些数据是由根据深亚微米MOS器件的工作特性为其制定的数据采集方案所产生的。该模型与普通的器件模型一样具有可移植可复用的特点，符合电路设计者的使用习惯。运用这种宏模型可以将电路自动偏置在指定的直流工作点上，且该过程无需做仿真迭代；同时模型的输出可达到BSIM3v3级模型的输出精度水平。将该模型运用在电路设计中可以获得良好的效果。2.电路性能参数模型可分为基于原理的性能方程和基于仿真的宏模型，本文研究了使用MOS器件参数宏模型建立这两类性能模型的方法，并将它们应用于电路优化。通过实例对这两类电路性能模型的精度和泛化能力做了比较。文中以直流工作点和MOS管的沟道长度共同作为优化变量，可使电路优化的搜索空间更大，但变量数目过多也会影响优化算法的性能。为此本文提出了一种双层循环的电路优化模式，根据直流工作点和沟道长度各自的特点，将它们分别作为外层循环与内层循环的优化变量。这样内外层循环均可以使用较简单的算法在较少的迭代次数下达到最优，从而提高了寻优过程的效率。3.针对蒙特卡洛法和拟蒙特卡洛法存在的数据信息利用率低的问题，本文提出了一种基于数值积分的成品率估计方法。该方法通过直接在可接受域上对性能的联合概率密度函数作积分而获得成品率的估计。为此，性能的仿真数据须先经由Box-Cox变换转化为服从多元正态分布的数据。同时采用基于正交表的改进拉丁超立方体抽样方法对工艺扰动参数进行抽样，如此可大幅减小联合概率密度函数中分布参数的估计方差。由于该方法对数据信息的利用率较高，因此仅需较少的仿真次数便可获得较高精度的成品率估计，且无需建模，可用于多维非正态性能的成品率估计。文中对这一方法的原理作了详细的分析，并在多种样本量及成品率水平的组合下，与其他成品率估计方法做了比较，验证了该方法的优越性。4.分析了由截尾正态数据估计成品率的方法，比较了几种正态性检验法在识别单侧截尾正态样本时的功效。基于成品率与过程能力指数的关系构造了一种经验公式，当合格样品的性能数据服从单侧截尾正态分布时，可由截尾样本均值和标准偏差直接计算成品率。该经验公式利用极其简单的运算就可取得与极大似然法几乎完全相同的精度。当满足一定的条件时，该方法也可用于双侧截尾正态样本的成品率估计。
王沛东[4]2008年在《大规模混合信号SOC的布局实现》文中提出随着大规模集成电路制造工艺进入了亚微米/深亚微米的时代,混合信号SOC由于其高集成度,高性能,体积小,低功耗和低成本成了新的集成电路设计潮流。模拟功能的引入使集成电路的布局面临更加严峻的挑战。本文在现有大规模混合信号SOC布局方法的基础上,给出了一个基于集成规范提取的布局约束来自动实现混合信号SOC布局的方法。在介绍了集成规范和工艺规则之后,对布局约束和提取规范进行了定义,接着着重论述了布局约束的提取方法和布局的优化实现。该方法创新的提出了利用约束来实现布局,而约束的来源就是现有的集成规范、工艺规则和经验总结。通过该方法可以快速的自动实现布局,并且创建的布局约束可以像IP一样复用,为后续设计提供了一个很好的数据平台。将该方法在一个汽车电子控制器的芯片设计上进行了实验,最终结果表明,本方法自动实现了布局并且满足设计要求,缩短了约5%的设计周期。
张红莉[5]2005年在《模拟集成电路设计方法学及模拟IP设计技术的研究》文中认为当今微电子工业的产值占世界经济总产值的4%,已经是全世界最大的产业。预测表明,在今后的25年里,更将占到世界总产值的8%。 像所有迅速发展的事物一样,发展产生了分工,更细的分工又推动着更高速的发展。作为微电子技术的一个分支微电子设计业的分工也在进行着细化,其中最引人注目的是,设计公司逐步划分为可重用功能模块设计和系统集成类。功能块电路(IP, Intellectual Property)基本上是中、小规模设计,这与我国目前的微电子设计能力有比较好的衔接,适合我国目前的国情。 集成电路设计主要分为数字集成电路设计和模拟集成电路设计。数字集成电路技术在现代电子系统中得到了广泛的应用,同时也带动了模拟集成电路技术的发展,从而实现芯片更复杂的功能并获得更高的速度和可靠性。但是由于模拟集成电路设计自动化程度落后于数字集成电路,模拟电路的设计更依赖于工程师的智力,这对模拟集成电路设计方法学和模拟IP设计技术的研究提出了更高的挑战。 本文首先讨论了模拟集成电路的设计方法学,即模拟集成电路的设计流程。在介绍当前主流模拟集成电路设计流程的基础上,文章在模拟集成电路后仿真环节提出了一种新的流程——使用NanoSim和StarRC-XT协同进行后仿真。 本文的第叁章和第四章应用模拟集成电路设计流程,主要讨论了模拟功能模块的设计。对于搅拌器专用控制芯片的设计,在系统级上提出了一种具有成本低、测试简单等优点的单颗专用芯片实现方法;在算法级,为弥补芯片内置环形振荡器模块振荡频率不准确的问题,提出了使用数字电路同模拟电路协同工作的自适应修正算法;此外,还讨论了上电复位模块、过零检测模块等模拟电路的设计与验证,并讲述了模拟版图匹配性,噪声等设计技巧及其在搅拌器专用控制芯片中的应用。对于锁相环芯片中的压控振荡器模块的设计,在高增益,高输出摆幅,低功耗等设计考虑下,重点阐述了基于四级差分环形振荡器结构的电路和版图实现。 文章的最后对全文进行了总结,并结合已经完成的研究内容提出了下一步的工作展望。
周鑫[6]2004年在《256光电管阵列四象限CMOS光电传感器研究》文中提出基于硅光电传感的象限传感器广泛应用于激光的瞄准、制导、跟踪，搜索装置，精密测量，如激光微定位、位移监控、精密机床的光电控制等领域。传统的硅象限传感器主要采用四象限，八象限的结构，采用焊接的方式将分别制造的感光象限和电路结合在一起，不能实现感光象限与信号处理电路的单芯片集成，难以实现器件的微型化和系统优化；同时，传统象限传感器的感光象限单元数量较少，获取的目标信息有限，难以实现对目标的坐标位置获取、形状识别等功能。 在本研究中，将传统的象限传感器与当前迅速发展的CMOS图象传感器相结合，提出了使用有源传感阵列感光的256单元光电管阵列四象限CMOS光电传感器。该传感器的感光单元采用了CMOS图象传感器中使用的有源像素传感器(Active Pixel Sensor，APS)设计，在感光单元内部由光电信号预处理电路直接将传感产生的光电信号转化为幅度较大的电信号输出，避免了对微弱信号的处理，降低了噪声的影响。传感器应用阵列采集光信号，可以直接确定目标光源的坐标位置并实现一步到位的快速调整。传感器使用标准CMOS工艺制造，将传感阵列与信号处理电路集成在同一芯片上，可以实现传感器的SOC集成和智能化(Smart Sensor)设计。针对CMOS制造工艺中MOS器件固定模式噪声(Fixed Pattern Noise，FPN)较大的不足，研究中采用了相关二次采样(Correlated Double Sampling，CDS)电路降低固定模式噪声，从而提高了传感器的信噪比(Signal Noise Ratio，SNR)。针对CMOS光电传感器感光动态范围不大的不足，提出了改变复位信号频率两次扫描的传感器工作方式，有效提高了传感器的感光动念范围。 本研究中的256光电管阵列四象限光电传感器包含有16×16有源光电管阵列，相关二次采样降噪电路，输出缓冲放大电路和数字控制电路四个主要模块。传感阵列中各列感光单元的传感信号并行输出，分别由对应的相关二次采样电路进行降噪处理，去除固定模式噪声后的信号通过输出缓冲放大电路进行输出。整个传感系统在数字控制部分电路产生的控制信号的作用下工作。 本研究中的256光电管阵列四象限光电传感器采用了上华0.6μm两层金属两层多晶硅CMOS标准工艺制造。传感器感光单元的面积为60μm×60μm，感 ．一浙江大学硕士学位论文 摘要光面积百分比（Fill Factor）为 64．5％，传感阵列中光电管为 16 XI6排列，芯片面积为 2．smm X 2石mm，电源电压为 SV。复位信号为 SV时的单帧感光动态范围为60dB，采用改变复位信号频率的二次扫描方式可将传感器的总的感光动态范围扩大到 84dB，可对 0石＊～10，000lX光照强度的信号进行传感。 在对感光单元进行器件物理结构优化的研究中，通过采用深结深光电管结构，提高了传感器的感光响应，其中 P＋M阶”衬底结构的传感器面积为 100 umX 100urn，感光面积百分比为77石％，可对0刀＊～98，000lx照度的目标信号进行传感，感光灵敏度大于 3 SV／IX·S，采用了变频两次扫描后，动态范围可达139．sdB，在己经报道的传感器中处于较高的水平。 本文的第一章主要介绍了图象传感器和象限传感器的发展，特点和比较。其中对传统的马赛克结构图象传感器和新出现的 Fovea X3 结构的图象传感器结构，CMOS传感器和 CCD传感器的比较都进行了详细的介绍。第二章主要介绍 传感器的各种感光单元结构，包括无源感光单元和有源感光单元的结构，并且对 传感器中的各种噪声进行了分析。第叁章主要介绍了本设计中的256光电管阵列 四象限光电传感器感光单元模型建立，各个模块的电路设计和仿真，同时也对电’路的具体工作原理和方式进行了详细的介绍。第四章介绍了本设计中传感器的版 图设计以及各种不同传感单元结构在器件物理结构上的优化设计。第五章主要介 绍了通过数字电路设计方法（Verilog语言描述，Synopsys软件综合，Cadence SE 自动布局布线）进行数字控制电路设计的方法以及传感器感光动态范围调整的设 计考虑。第六章介绍了传感器的测试方法和测试结果以及对测试结果的分析，提 出在新的设计中应该注意的问题。第七章对整个设计工作进行了总结，并提出了 下一步的设计工作中可以进一步发展深入的方向。 0 五二
梁军[7]2004年在《模拟集成电路自动布线算法研究及实现》文中提出模拟集成电路自动布线理论研究与工具开发是一项极具挑战性的课题,其难点主要在于众多的几何与性能的约束,以及电路模块和线网的不规则性等方面。针对模拟电路的设计复杂性,本文提出了基于线网分类的模拟电路布线算法,给出了完整的模拟电路布线解决方案,并实现了相应的商用布线器。基于模拟电路设计的特点,针对传统算法中普遍采用的性能驱动思想和单一的处理策略,本系统将电路的性能约束转化为线网的属性,按照不同的线网属性和不规则的几何要求,设计不同的布线算法。这样既降低了算法复杂性,又提高了布图质量,从而很好地满足了模拟电路的性能要求。按照电路性能要求,算法将线网划分为对称线网、自对称线网、匹配线网、自匹配线网和电源线/地线等关键线网,以及普通线网。布线过程中,系统采用不同的策略完成不同类型线网的布线,较好地解决了几何与性能的多约束问题以及布线区域和线网的不规则性给布线带来的困难。算法采用单步的区域多层布线策略,实现资源的合理分配;通过布线网格的重构,实现模拟电路变线宽布线。此外,算法还提供了层分配和层调整、实际障碍与虚拟障碍的特殊处理、障碍和线网端点的映射、变网格、源点和目标点预处理等综合资源的调度、分配和利用等布线策略,很好地解决了模拟电路的自动布线问题。针对商品化模拟电路布图系统建设需要,本系统设计了完整的、可扩展的数据结构,面向对象的布线系统框架,以及规范化的系统接口,并分别在Windows XP、Sun Solaris 5.8和Redhat9.0等平台上,完成布线系统的开发和调试。实验结果表明,基于线网分类的布线器具有良好的布线效果。在保证符合电路各种约束和性能的同时,实现了较高的布线成功率。
刘锐[8]2002年在《模拟集成电路版图设计自动化的研究》文中研究说明随着数模混合集成电路需求的不断增加，模拟集成电路版图设计自动化在近年来引起了广泛关注并获得了巨大的推动。本文提出了解决模拟集成电路版图设计自动化问题的一系列算法，设计了版图自动化工具的系统流程，并给出了若干实验结果以展示这些算法的可行性及其效率。 本文设计了模拟集成电路版图设计自动化工具的流程。整个流程分为输入、Stack生成、布局、布线和输出五部分。对于Stack生成阶段，提出了对称欧拉图、对称欧拉路径的概念，及其构造算法，在此基础上提出了构造二维Stack的算法，生成的二维Stack同时关于X轴和Y轴对称，并且具有公共质心结构，使得工艺、温度等因素造成的失配达到最小。在布局阶段，提出了模块之间的合并算法，进一步挖掘了几何区域共享的可能性，从而提高了面积利用率，减小了寄生。该算法本质上是独立的，可以与任何拓扑表示相结合。还提出了，在布局阶段解决基于O-tree表示的边界约束问题的算法。边界约束是为了解决某些模块因为需要输入输出，必须放置在芯片边界的问题。此外，为了解决某些模块需要沿一条预定总线放置的问题，提出了基于序列对表示的预定坐标线对准算法。
马娜娜[9]2014年在《模拟电路布通率估计及布线算法研究》文中研究表明随着集成电路快速地发展，模拟电路和数模混合电路在片上系统（System-on-Chips）的比例越来越高。然而，由于复杂的模拟电路设计约束，模拟电路设计自动化技术并没有像数字电路设计自动化技术那样迅速地发展。模拟电路设计自动化已经成为整个片上系统设计流程中的瓶颈。在模拟电路设计自动化过程中，最重要的两个步骤是布局和布线。在数字电路中，布局结果很大程度上影响了接下来的布线质量。对于模拟电路而言，由于布线不允许走在已布的器件上，布局结果对接下来的布线过程影响会更大。在数字电路中，运用拥挤度评估方法指导布局优化过程。对于模拟布局过程而言，由于电路尺寸更小，使得更为准确的评估变成可能，比如布通率的评估。本文设计和实现了一种基于隐式连接图的模拟电路布线器，实现了模拟电路自动化布线。提出了布通率评估模型，指导模拟电路布局优化过程。本文的主要工作如下：一、设计和实现了一个模拟电路无网格布线器系统。该布线器系统基于隐式连接图布线模型，采用A*启发式算法进行路径搜索。首先，通过最小生成树算法把多端线网拆分为一系列的两端线网；其次，扩展障碍块边界线，延长扩展线直到与布线区域边界相交，得到隐式连接图；再次，在布线图上用A*启发式算法搜索线网路径。最后，用GTK语言实现了布线结果的可视化。实验结果表明，用该模拟电路布线器系统，线网的布通率达到99%以上。二、提出了针对模拟电路的布通率评估模型。该布通率评估模型的创新点如下：1）评估了布线需求和障碍需求，用权值定量地预估了布线区域的拥挤度情况；2）采用动态模型布线算法预测线网可能的布线路径。和“L”型、“Z”型模型布线方法相比，算法以拥挤度值最小为导向，探索了多于两个拐点的布线模型，非常高效和准确地预测线网的布线路径，更加符合实际布线器的布线路径；3）提出了水平垂直扩展算法和角扩展算法对Bounding-Box进行扩展，在扩展的Boundig-Box里面，运用DPR算法预测线网的可能路径。根据预测的布线路径拥挤度情况，判断路径是否能够布通，从而求出布局结果的布通率。实验表明，该模型能够正确地评估布通率。
刘磊, 吴玉平[10]2014年在《基于直流通路划分的模拟集成电路布局方法》文中认为对模拟集成电路自动布局方法进行研究,提出基于直流通路划分的布局算法,结合直流通路顺序约束和电源方向上的位置约束,采用空间搜索布局算法提供初始布局,并用模拟退火算法进行迭代优化。使用工业界常用的电路做测试,实验结果表明,该方法可以在满足对称和邻近等约束的基础上产生紧凑的布局结果,并且最小化直流通路和信号流路径的寄生效应。
参考文献：
[1]. 模拟集成电路布局方法研究[D]. 曾一杰. 清华大学. 2004
[2]. 模拟集成电路自动化设计方法的研究[D]. 代扬. 湖南大学. 2004
[3]. 模拟集成电路性能参数建模及其参数成品率估计算法的研究[D]. 梁涛. 西安电子科技大学. 2013
[4]. 大规模混合信号SOC的布局实现[D]. 王沛东. 上海交通大学. 2008
[5]. 模拟集成电路设计方法学及模拟IP设计技术的研究[D]. 张红莉. 合肥工业大学. 2005
[6]. 256光电管阵列四象限CMOS光电传感器研究[D]. 周鑫. 浙江大学. 2004
[7]. 模拟集成电路自动布线算法研究及实现[D]. 梁军. 清华大学. 2004
[8]. 模拟集成电路版图设计自动化的研究[D]. 刘锐. 中国科学院研究生院（软件研究所）. 2002
[9]. 模拟电路布通率估计及布线算法研究[D]. 马娜娜. 武汉理工大学. 2014
[10]. 基于直流通路划分的模拟集成电路布局方法[J]. 刘磊, 吴玉平. 电子技术应用. 2014
标签：无线电电子学论文; 集成电路论文; 集成电路设计与集成系统论文; 模拟电路论文; 传感器技术论文;