中国电子科技集团第三十八研究所 安徽省 合肥市 230001
摘要：收发子系统要求具有超宽带能力，收发信道为64个。设计根据4个信道集成收发子系统，由16个相同的模块组成。此外，考虑到系统的标定试验，还提供了一个附加模块。该收发分系统可以实现相位编码脉冲波形、线性调频波形和脉冲调制波形。发射功率大于10W，工作占空比30%，接收通道噪声系数小于4.5db，增益大于80dB。
关键词：相位编码；线性调频；脉冲调制；多层微波；
收发分系统作为雷达系统的前端，其工作性能直接影响到整个雷达技战指标，因此收发分系统必然成为雷达构成的关键之一。
一、多层微波数字复合基板技术
微波数字复合基板技术与LTCC技术是微波电路化、集成化发展过程中出现的两种多层基板技术。LTCC技术已经为业界所熟知，但相对微波数字复合基板技术在微波频段的应用用来说应用还较少。微波数字复合技术是一种微波电路与数字电路集成在同一块板的一种新型复合多层基板技术，它采用微波复合介质印制板，由厚膜工艺在每层介质板上制成电路，通过粘结片或半固化片将各层电路进行粘结从而制成一个统一的多层电路板，多层微波数字复合基板上既有射频电路又有数字电路，其中数字电路连线可以通过过孔的方式在多层板间进行连通，微波电路也可以通过在板内由一组过孔形成的类同轴结构实现层间互联。多层微波数字复合基板技术缩短了信号间的传输距离，同时又保证了信号质量，大大缩小了设备体积，结构上更紧凑使得电路集成化小型化成为可能。
二、设计概述
本系统包含多个相同的收发组件，因此其设计关键在于该收发组件的设计与实现。从功能上每一个收发组件包含三部分，电源、数字部分、模拟部分，组成框图如图1所示。
图1数字T/R组件功能框图
电源模块主要功能是将输入28V进行相应稳压变换处理分别提供射频模块和数字模块工作；数字模块主要功能是对四路回波中频信号进行采样及数字下变频处理，然后将回波数据经过光纤传送给信号处理分机，发射时，数字模块接收波控单元控制信息，产生四路发射中频信号；射频模块主要功能是将数字模块产生的四路发射中频信号经过两次上变频并放大至10W输出给辐射单元，在接收期间将回波信号进行放大下变频产生四路中频信号送至数字模块，同时按照数字模块控制对接收增益进行自动调整。
二、电源模块设计与数字模块设计
1.电源模块设计。电源模块负责将外部提供的+28V电源变换至组件内部需要用到的多种电源种类，方案中选用DC-DC模块完成该功能，输入+28V/6A，输出分别有+28V、+12V、+5V、-12V、-5V，其电源转换效率约≥90%。
2.数字模块设计。数字模块为整个组件工作的核心部件，负责产生四路DDS基带信号，负责与阵列控制单元通讯，负责将回波信号进行采样以及数字下变频，并将数据通过光纤传送至信号处理分系统。数字模块中各种时钟频率的选择：依据中频140MHz信号带宽20MHz，结合带通采样定理
确定采样频率为80MHz。DDS需要产生4路140MHz的基带信号，根据奈奎斯特频率限制，DDS的参考时钟只需要选择大于300MHz即可以满足要求，DDS参考频率越高产生的基带信号质量越好，但是过高的参考频率会带来功耗的增加，反过来又会影响输出信号的性能以及其它数字电路，为了方便采样时钟的产生，减少对外围信号种类的要求，最终将参考时钟选择为640MHz。输入的640MHz时钟经过时钟管理电路后，分为两部分一部分仍是640MHz（可以改变）送至DDS电路作为参考时钟；另一部分输出160MHz作为FPGA的全局时钟，用来产生其内部各种时钟以及A/D采样时钟80MHz。电源分配负责将电源模块提供的电源进行滤波、隔离、变换等处理，供给个功能电路使用，另外负责将射频模块所需电源转送至相对应的接插件上；时钟管理完成输入参考时钟的功分、电平转换、分频，为DDS和FPGA提供所需要的时钟信号；FPGA主要完成与阵列控制单元的通讯，实现对DDS的控制，产生A/D采样时钟，对回波数据进行缓存、DDC、抽取，再将抽取后的数据打包送至光模块；DDS受阵列控制单元控制，产生4路基带信号；A/D负责将4路回波中频信号进行模数转换；LVDS接口及光模块分别实现与阵列控制单元和信号处理之间的数据传输。(1)时钟管理电路的设时钟管理。电路是将频合器送来的640MHz模拟时钟信号，完成功率分配及分频的功能，为FPGA产生160MHz的差分时钟信号；为DDS提供参考时钟信号。在设计时需要考虑各组件与外部系统的相互隔离，电路内部时钟之间的相互隔离，减少相互之间的影响。外部时钟通过射频变压器进入电路，经过功分（隔离放大）分为两路，一路直接作为DDS部分的参考时钟，另一部分送至分频器件，将时钟进行4分频后以LVDS的形式送至FPGA作为FPGA的全局工作时钟，由于时钟信号频率较高，所以在进行电路设计时，需要特别注意时钟部分电路与其它数字部分之间的隔离，采取大面积铺铜，单点接地等措施减少其它电路对时钟电路的影响。(2)阵列控制接口设计。与阵列控制接口设计，为避免外来信号直接与FPGA之间的直接连接，减少相互之间的影响，避免外来干扰损坏FPGA的I/O口，需要选用高速差分接收、驱动器件。该部分电路以半双工的方式，负责将阵列控制的控制数据按地址送至相应的控制单元完成控制，并将组件内各部分的工作状态回传至阵列控制单元。(3)光接口设计。与信号处理分系统的数据传输使用光纤进行通讯，利用现成的光模块以及FPGA中的高速串行接口完成设计，根据跟踪状态下数据量的大小，可以确定我们只用选传输速率≥2.5GHz的光模块即可，xilinx7系列FPGA的高速串行IO口速率最低可支持6.5GHz的传输速率，完全可以满足任务要求。(4)A/D采样电路设计。A/D采样电路对射频模块接收路送来的四路中频回波信号进行采样，送至FPGA进行相应预处理。由于电路尺寸限制，本设计中选用4路14bitsA/D采样集成一起的高速器件实现功能。(5)DDS基带信号产生。该部分选用国产DDS芯片GM4940来实现任务要求，该器件可支持高达1GHz参考时钟，可以输出4路频率、相位、幅度均能独立控制的调制信号，能够满足任务要求，本设计中拟采用640MHz的参考时钟。(6)FPGA。FPGA为数字模块的核心功能器件，需要完成接口控制、数据通讯、回波数据预处理等功能，设计选用xilinx7系列器件进行设计，该系列产品除了资源更强大外，最重要一点其功耗比原来5系列的降低40%以上。
三、射频模块设计
单个组件的工作流程描述如下，射频模块要完成将4路基带信号进行上变频、滤波、放大等一系列处理，末级功放使用GaN器件，最终以不小于10W的功率发射出去；而接收时候，需要将较小的回波信号进行放大、滤波、下变频等处理，使得中频信号达到数字模块能够处理的范围之内；另外射频部分还需要将一本振、二本振进行功分、放大，供给各个支路上下变频用。由数字模块送给射频模块的四路基带信号有两种带宽20MHz、2MHz，其功率为-2dBm～0dBm，需要经过两级变频最终至发射频率，然后进行功率放大再发射出去；回波信号经过限幅、低噪放、下变频等处理后将中频信号送至数字模块，由于模块体积受限，又考虑到模块工作时收发分时工作，所以将收发状态下，相同功能的电路部分公用起来，每个射频模块包含4组收发通道，每一个收发通道原理框图如图2所示。
每个射频模块包含4个收发通道，还包含有一个接口控制单元以及功分网络。
结束语：
总之，经过许多年的努力，最终研制成单一组件样件一个，在试验室对组件的各个通道进行了测试验证，基本满足任务要求，组件单通道噪声系数小于3.8dB，接收通道增益大于85dB，单通道发射功率大于10W，各项性能指标均满足设计要求，性能稳定，具备批产条件，使得收发分系统的实现成为可能。
图2 收发通道原理框图
参考文献：
[1]许丹阳，一种新型高效收发组件的研究及设计.2017.
[2]王浩宇，探讨分布式阵列雷达收发分系统的设计与实现.2018.
论文作者:高朝辉
论文发表刊物:《防护工程》2019年10期
论文发表时间:2019/8/14
标签：时钟论文; 模块论文; 信号论文; 数字论文; 电路论文; 收发论文; 回波论文; 《防护工程》2019年10期论文;