李涛[1]2001年在《高性能数字信号处理器的研究与设计》文中研究表明本文结合九五国防预研课题背景，进行DSP处理器芯片核的设计研究。芯片核(Core)是已经完成了设计和验证的硅电路模块，可以用它在半导体芯片上构造更大更复杂的应用。本论文研究的前期任务是，以德州仪器TMS320C25数字信号处理器为目标，研制指令与时序完全与之兼容的数字信号处理器芯片核NDSP25。论文采用自顶向下的正向设计方法，完成了NDSP25芯片核微体系结构设计，全部电路实现与可测性设计工作。论文研究的后期任务是对超标量DSP处理器进行研究。C25数字信号处理器为十几年前的产品，为提高DSP芯片核的性能，论文提出了具有针对DSP应用特点的超标量DSP处理器微体系结构，实现了超标量流水线调度单元，为高性能DSP处理器的设计实现奠定了基础。国内目前还没有相关的同类研究工作的报道。 主要的研究与设计工作包括： 1) 利用高层次设计技术，采用自顶向下(Top Down)的正向设计方法，完成了具有自主版权的NDSP25数字信号处理芯片核的微体系结构及其电路设计，完成了基于FPGA实现的系统验证。其中，提出了流水线控制单元的优化设计，将控制状态机的状态数目从85个减少到23个，节省了电路面积，提高了速度。 2) C25中尚未实现可测性设计，根据自主独立设计的NDSP25芯片核的测试目标，提出了可测性设计方案，完成了测试电路设计。使用一个2165指令字长度的指令测试集，在付出了不到3％的面积代价的情况下，达到了89.34％的故障覆盖率。 3) 对超标量微体系结构进行了深入的研究，在设计空间理论的指导下，提出了超标量DSP处理器的指令发射策略：采用寄存器重命名方式、动态转移预测控制、滑动指令窗口顺序发射的结构。采用该指令发射策略，有效的解决了操作数伪相关问题，提高了指令发射率，减少了控制相关的影响。 4) 基于NDSP25数字信号处理器指令集，提出了超标量DSP处理器微体系结构SDSP，与标量结构的DSP处理器相比，总体性能加速比达到接近3倍的程度。 5) 论文针对在超标量DSP处理器中，如何有效减少由于控制相关而导致的性能损失进行了研究，提出了一种改进的转移目标缓冲器BTB结构，每周期能够进行多条转移指令的预测，同时获得86.5％的转移预测准确率。 本论文的研究工作主要结合九五国防预研课题“军用MPU、MCU技术”、“系统行为级IC CAD及建库技术”的研究来进行。高性能数字信号处理器的 摘要 研究成果，有助于加快我国研制具有自主版权的数字信号处理器芯片的进程， 为武器电子系统的核心芯片国产化打下基础，具有重要的应用前景。
罗锋[2]2009年在《全定制高性能的算术逻辑运算单元的研究设计》文中提出从理论和实践上对一个40位的高性能算术逻辑部件(ALU)进行了全定制设计。首先研究了高性能ALU的设计方法,对多种加法器进行了性能比较,在超前加法器中提出了先行进位理论与并行进位理论的算法,此方向重在理论研究;接着在上述理论支持下,完整的设计了一款40位X-DSP处理器的ALU,重在实践应用。整个设计思路从部件算法、逻辑结构、功能仿真验证、电路版图设计等多个层次进行了优化设计。论文的研究成果包括以下几点:1.理论上通过性能、速度、面积等的对比设计了一款高性能的40位ALU(其中加法器以Kogge-stone树为结构构造)。2.实践应用中用“内超外串”法(组内超前进位,组间串行进位)设计了40位X-DSP处理器的ALU。同时在为了提高ALU的运算速度,在此加法链之外,另行设计了一条低16位超前进位加法链,采用了跳跃进位的设计思想。3.为了提高ALU的运算速度和资源利用,设计了一个C16位,用以在一个时钟周期内完成两个16位的加法运算或完成一个40位的加法运算。4.综合设计面积对运算性能的重要性,为了减少设计面积,将逻辑运算与算术运算综合在一个逻辑单元中完成,使用一个C位设计来完成逻辑运算与算术运算的转换。5.功能仿真阶段,为了设计过程的准确性,提出了局部功能仿真和整体功能仿真的设计思路。6.版图设计阶段,简要讲述了电路版图规划和全局版图设计。
郑伟[3]2003年在《多媒体应用的高性能数字信号处理器功能部件结构设计研究》文中提出由于多媒体应用的发展，以DSP处理器结构为基础的媒体处理器芯片的研究成为热点。在深亚微米媒体处理器芯片设计实践中，高性能功能部件的设计和实现是研究工作的关键问题之一。本文从深亚微米时代VLSI设计的特点出发，主要研究了面向多媒体应用的处理器芯片MD32中高速功能部件的结构设计、片上存储系统设计和低功耗考虑： 在MAC(乘加器)模块的研究与设计中，通过对乘法运算的拆分，以四级流水的方式实现了单周期32比特乘累加运算；通过分析二进制乘法运算步骤以及时延分布，提出利用部分积计算结果产生次序的差异，将MSB(Most Significant Bits)部分和LSB(Least Significant Bits)部分的进位传递处理提早进行，最终以改进Booth算法、Wallace树结构和LRCF(Left-to-Right，Carry-Free)算法实现了具有较高速度和较好功耗性能的16比特×8比特乘法器。 支持多媒体扩展指令的ALU模块以及DAG(Data Address Generation)模块的研究和结构设计是MD32处理器设计的重要环节。MD32的指令集中包括大量SIMD(Single Instruction Multiple Data)结构的多媒体扩展指令，ALU模块是其主要的硬件支持部分。在分裂式ALU设计工作中，提出了叁种方法解决时延问题： (一)具体分析关键路径中决定时延的关键信号，优化其相关逻辑电路，提高速度，减小模块整体关键路径时延。 (二)在逻辑结构设计时充分考虑连线时延的影响，利用带时延的DFG分析逻辑结构，特别是复杂的选择结构，通过分解任务，调整次序，优化结构，减小电路时延。 (叁)对于功能复杂，经过上述优化方法仍然不能满足时延要求的，采用流水技术分级实现。 数字信号处理器的重要特征之一就是对于窗口寻址和比特反转寻址等特殊寻址模式的支持。在DAG模块的设计中，以超前进位加法器构成进位选择结构实现了对于比特反转寻址计算，以两级流水(ID、DA)实现了窗口寻址计算，满足了时延要求。 在MD32的片上存储系统设计中，进行了相应的低功牦设计考虑。由于MD32采用了cache结构加片上RAM组成面积较大的片上存储系统，其功耗成为整块芯片的最主要部分。考虑采用子组块(sub-bank)技术和线缓冲器(Line Buffer)技术降低片上存储系统的功耗。 数据通路的功耗也是DSP处理器功耗的重要部分，考虑采用门控时钟技术防止MAC模块和ALU模块同时工作造成的功耗浪费，最后分析了MD32芯片的功耗特征。
单新颖[4]2008年在《基于ARM的网络音视频播放系统研究与设计》文中研究指明随着计算机技术、通信技术的飞速发展和3C(计算机、通信、消费电子)的融合,嵌入式系统已经渗透到各个领域。ARM公司作为全球领先的32/16位嵌入式RISC微处理器解决方案的供应商,推出的ARM系列架构已成为SOC芯片的RISC标准。ARM平台是目前使用广泛主流的嵌入式处理器体系结构,以ARM为核心的嵌入式系统在通信、网络、工业控制、仪器仪表、信息家电及其消费类电子等各个领域都得到了广泛的应用。Linux操作系统作为自由软件的代表,性能优良,免费、开放源码,拥有高性能、可裁剪的内核,并拥有优秀的开发工具、网络和文件管理机制,已经是PC服务器和嵌入式系统应用最广泛的操作系统。近年来,显现了巨大的市场价值和广阔的应用前景。本文采用韩国叁星公司生产的一款基于ARM920T体系结构的高性能CPU即S3C2410,构建一个ARM网络音视频播放系统平台,在此基础上,实现将Linux移植到ARM的芯片上,进而进行网络音视频开发研究。提出了在Linux系统上实现音视频驱动,应用程序开发的方法,解决了本机及网络音视频播放的问题,可应用于嵌入式消费电子领域。首先,从系统硬件平台的搭建入手,以ARM9 IP core为核心的S3C2410作为MPU,外围以FLASH和SDRAM为存储单元;采用ⅡS总线传输音频数据,ⅡC总线控制及初始化音频控制芯片UDA1380作为音频的播放模块:采用SHARP公司LQ035Q7DB02 LCD作为视频显示;外加DM9000网络协议芯片作为通信传输接口。其次,进行了嵌入式Linux开发环境的设计与搭建,对开发主机进行NFS、TFTP服务和创建了交叉编译环境;设计并实现了系统的bootloader的移植,针对本系统的硬件环境对Linux内核进行裁剪和移植,构建了一个嵌入式根文件系统。最后,进行设备驱动程序的设计,完成了数字信号处理器(DSP)和混音器(Mixer)两个最基本的音频设备程序,LCD模块驱动设备程序的设计;在上述基础针对Linux实现音频驱动模块的加载,LCD驱动模块的加载,移植Mplayer播放器实现播放功能。
牛崇[5]2016年在《基于S5PV210的频谱监测设备嵌入式系统设计与实现》文中指出随着无线电应用的越来越广,加上更加复杂的无线电环境,频谱检测设备的需求和应用愈加广泛。嵌入式设备功能为我们提供了非常多性能强,体积小,可控资源多的控制器,促使其在许多方面代替了传统计算机系统,所以被广泛应用于仪器制造中。本论文旨在从硬件到软件实现基于高性能ARM处理器S5PV210的频谱监测设备的嵌入式系统。该系统不仅满足频谱监测设备频谱监测功能,同时也能提供各种智能设备的扩展功能,要具有良好的平台通用性。主要的研究内容有:1.根据需求设计系统的完整通用性方案,包括主控单元最小系统,着重设计了ARM端与中频信号处理单元的HPI通信总线和配置数据下发高速总线,频率合成模块的通信通道设计,与并设计了智能功能如网卡,USB,串口等相关功能硬件电路。2.分四层规划嵌入式操作系统的四层结构,针对每一层结构进行详细条理化的分析设计,同时针对项目中的难点驱动设计实现提出分层设计思想,极大程度保证系统和驱动可继承性。3.根据Linux内核2.6版本下的驱动体系结构,以分层思想为指导实现以微处理器为核心的频谱监测设备的信号处理系统总线驱动设计,以及中频信号处理模块的协议和驱动;针对频率合成模块的主控FPGA控制,运用隔离设计思想实现该设备GPIO和DMA两种控制方法;设计实现了温度检测驱动,显示系统LC D驱动,触控屏幕,同时提供控制应用程序供应用软件开发者参考调用。4.针对产品进行了软件上包括U-boot的网络和LCD驱动的智能功能实现,以及其和内核商业化定制;并针对频谱监测设备进行了精简,降低设备的功耗。本论文设计的系统经过了完整联调验证,运行稳定,实现了所有预期目标,最终的频谱监测设备达到了产品化的要求,并提供了完整的实现方案和可继承性软件系统。
蔡卫光[6]2011年在《媒体数字信号处理器IP核微结构优化研究》文中指出随着集成电路技术和信息处理技术的发展,微处理器芯片设计已经成为当今的热点研究问题。工艺技术的进步和应用需求的增长对微处理器芯片的设计方法、体系结构等带来了重要的影响。特别是在嵌入式领域,高性能、低功耗、丰富的软件支持以及较短的设计验证时间对嵌入式处理器而言至关重要。本文作者参与了浙江大学信息与通信工程研究所SoC R&D小组承担的具有自主知识产权的媒体数字信号处理器IP核MediaDSP64的研发工作。作为部分研究成果,本文主要围绕处理器的功能设计与结构优化展开。在保持处理器核心指令集二进制兼容性的前提下,从面向应用的扩展指令集配置、流水线数据通道与控制通道优化、以及复杂DSP指令的乱序多发射特性等方面出发,对处理器的性能进行增强设计研究。指令集的配置任务分为两种类型进行实现,一是对应用领域进行整体特性评估并设计专用的指令集,二是对具体算法进行瓶颈分析并设计特殊的增强指令。以媒体处理核心算法为例,文中分别以并行度较高和串行度较高两个角度出发,对上述两种类型的配置任务分别进行论述。前者以SIMD指令集为例进行优化设计,除了扩展数据操作位宽之外,通过对访存单元与执行单元的协同优化,减少了SIMD操作对数据排列与数据位宽的要求。后者以码流处理算法为例,结合处理器流水线的结构特点,将循环体内的多个串行操作融和在单条指令内执行,不仅节省了代码空间,也提高了处理器在目标应用中的性能。通过对流水线数据通道与控制通道的复用,减少了指令配置过程的设计复杂度及其对处理器资源与延时的影响。流水线微结构优化包含数据通道与控制通道两个方面。文中建立通用的数据转发模型对复杂DSP指令的执行过程进行分析,通过集中转发源以及删减次要路径的方式实现了一种分布式部分转发结构。并针对转发网络中数据丢失问题,设计了自适应备份寄存器机制,通过对相关寄存器进行动态镜像的方式消除了数据丢失现象。采用提前写回策略减少了转发网络中的数据源,并针对由此造成的指令乱序执行问题,设计了影子寄存器机制保证了精确异常的实现。使用了提前判定算法代替了之前的即时判定算法,能够在本周期内判断出下一周期中流水线内的指令相关性,在处理器关键路径中隐藏了相关检测电路的延时。通过上述改进措施,在TSMC 130 nm (Generic and Worst Case)下,处理器可以达到400 MHz的工作频率。最后设计实现了一种硬件复杂度较低且具有乱序多发射特性的超标量处理器MD64SS.通过将复杂DSP指令拆分为多条微指令保证指令集的兼容性,使用着色法实现了复杂DSP指令的原子提交。通过指令二次编码与即时译码技术实现了指令信息的封装性,在增加子流水线与新指令时只需修改译码器和功能单元,而之间的指令调度器模块无需进行任何修改。通过结合寄存器广播与指令计数器两种方案将就绪逻辑的关键路径拆分为两个部分,减少了指令发射电路的延时,提高了处理器的工作频率。对典型应用的性能评估表明处理器的性能可以提高约50%-80%。TSMC 130 nm Generic工艺下处理器最高可以工作在约620MHz,在TSMC 90 nm Fast工艺下处理器最高可以工作在约1030 MHz。
扈啸[7]2007年在《嵌入式多核处理器在线追踪调试与错误检测关键技术研究》文中进行了进一步梳理随着嵌入式系统产业的蓬勃发展,高效的开发调试工具越来越受到关注。片上在线追踪(片上trace)调试技术通过专用硬件非入侵地实时记录处理器的运行信息,具有可信度高、无需代码改动和不影响系统运行状态等优点,可有效解决当前高集成度和高实时性嵌入式系统的调试困难,因此成为近几年来嵌入式调试技术的重要研究方向。在航天和军事等应用领域中,处理器的可靠性成为至关重要的问题,因此需要在线容错机制处理各类硬件故障。错误检测是容错的首要步骤,满足嵌入式系统对成本和功耗的要求,研究低硬件开销和低性能损失的错误检测方法具有重要意义。本文针对片上trace调试技术和错误检测技术展开研究。首先讨论了嵌入式处理器的调试模型,对片上trace技术的原理、优势和实现模型进行了深入分析,而后对片上信息采集压缩、trace数据流的片上传输结构和trace辅助的调试调优应用等几个方面进行了深入研究,并在上述研究工作的基础上,设计实现了一个多核片上trace调试系统,验证了本文的研究结论。本文还提出了一种控制流错误检测方法,满足了嵌入式处理器低开销的容错需求。本文取得的主要研究成果如下:(1)在片上trace信息的采集压缩方面提出旨在提高压缩率和灵活性的改进和创新:设计了有效压缩条件分支消息的长短串编码方式;设计了分支输出配置位,用于控制采集内容与输出数据量之间的灵活折中;设置了有效辅助程序调优的事件trace,提供了在精度和数据量之间灵活折中的编码方式;设计了对trace功能进行非入侵配置访问的NOP config指令。(2)根据多核trace数据流传输的特点,提出一种基于服务请求门限和最小服务粒度双重约束的懒惰队列调度算法。该算法通过设置各队列的服务请求门限控制队长分布,通过设置最小服务粒度和懒惰服务切换减少队列切换开销。实验结果表明,该算法能够按设置的队列优先级充分利用缓冲容量,有效降低各缓冲队列的溢出。该算法的实现代价合理,具有良好的可扩展性。(3)扩展了片上trace技术的应用领域,提出一种将代码排布技术与指令预取技术结合使用的方法。由片上trace非入侵地获得带有时间信息的程序执行路径,利用程序运行的周期行为特性设置预取,以增加预取容限为目标进行函数级的代码排布,并利用VLIW的空闲单元执行预取指令。实验结果表明,同单独实施的指令预取或代码排布相比,该方法能更有效地减少指令Cache失效。(4)针对嵌入式系统低开销的容错需求,结合VLIW结构处理器的特点,提出一种基于特征值监督的控制流错误检测方法。设计了弱位置约束的特征值指令,允许在一定范围内寻找空闲指令槽或NOP指令位置来执行特征值指令,由此减小了处理器的性能损失和代码长度开销。设计了动态特征值修正指令,可根据分支寄存器的内容动态修正预期特征值,相比硬件方法扩大了故障检测范围,相比软件方法减小了性能损失。该方法可以检测15种控制流错误和指令码的位翻转错误,具有较高的故障覆盖率和较小的硬件开销。(5)建立了基于存储元件状态集合的嵌入式处理器调试模型,对片上trace的工作机理、内在优势和实现模型进行了深入分析和讨论。实现了一套较为完善的片上trace调试系统,通过对多核程序的实例研究,该系统可有效辅助调试和调优。
刘昕祺[8]2007年在《基于TMS320F2812的数据采集和滤波的研究与实现》文中指出随着信息科学的迅猛发展，数字信号处理已是一门关键技术。而数字信号处理器(DSP)芯片的出现为实现数字信号处理算法提供了可能。DSP芯片采用了哈佛结构，以其强大的数据处理功能在通信和信号处理等领域得到了广泛应用，并成为研究的热点。本文主要研究基于TI的DSP芯片TMS320F2812的数据采集和数字滤波器的实现。首先介绍了TMS320F2812的结构和特点以及DSP系统的设计思路和开发工具，并结合实验情况，说明了试验板、仿真器与微机的连接，给出CCS2的安装配置过程。其次，详细分析了本系统的数据采集和滤波器的实现方法。本系统数据采集部分主要是通过片上自带的12位ADC实现对一路信号的数据采集，然后将采集后的数据暂存在片内存储器中，进行滤波和FFT后，将数据传输到计算机，计算机以文件的形式保存采样数据。文中给出了A／D转化采样率的设置方法、整个A／D程序流程、A／D转换工程的主要C语言程序和．cmd文件的配置，并分析了产生采样误差的原因，提出了提高采样精度的方法。滤波器设计部分采用了两种设计方法，一种是传统的将matlab计算出的系数加入到建好的CCS滤波器工程中，另一种是用matlab与CCS联合开发，用matlab自动生成CCS滤波器工程。文中详细介绍了利用MATLAB设计FIR滤波器以及如何用MATLAB中的滤波器设计工具fdatool设计滤波器。通过MATLAB／SIMULINK环境中图形化的方式建立数字信号处理的模型进行DSP的设计和仿真验证，将设计的图形文件．mdl直接转换成C语言程序在CCS中运行。第二种方法利用MATLAB软件开发产品加速了开发周期，比直接在CCS中编程方便快捷了很多。
张光南[9]2009年在《基于DSP的嵌入式实时操作系统的设计与应用》文中研究指明近年来,随着通信、汽车电子、消费电子等领域的迅猛发展,在基于DSP的嵌入式平台上进行复杂应用开发和图形用户界面GUI开发成为新的发展趋势。因此,构建一个基于DSP的嵌入式实时操作平台,在此基础上进行软硬件多任务、实时应用开发以及图形用户界面GUI开发具有很重要的实用价值。本文首先分析了嵌入式系统发展现状以及未来趋势,并根据成本、现实需要等方面考虑选择嵌入式DSP处理器TMS320C54X、嵌入式实时操作系统μC/OS-Ⅱ和嵌入式图形用户界面μC/GUI作为本系统开发的硬件和软件。在搭建基于DSP的实时操作系统平台时,首先研究了TMS320C5402和μC/OS-Ⅱ的特性,并给出将RTOS移植到DSP的一股方法和条件;在此基础上给出μC/OS-Ⅱ移植到DSP处理器TMS320C5402的详细方法和步骤;然后对系统进行测试并研究了在此平台上进行实时多任务应用程序开发的方法;最后对RTOS内核进行部分改进,提升了嵌入式系统的功能和运行效率。进行嵌入式GUI开发时,硬件选择TMS320C5402作为主控制器,LCD模块选择内嵌T6963C的DV12864B模块,软件采用嵌入式操作系统μC/OS-Ⅱ作为软件开发平台和良好人机交互方式和较强应用程序接口的μC/GUI。在此基础上设计了硬件电路,给出了将μC/GUI移植到DSP嵌入式平台的详细步骤,并进行了简单的多任务GUI开发。在本文的最后是对现阶段成果的一些总结和并展望了后续工作的研究方向。
段然[10]2005年在《嵌入式可重构DSP体系结构研究》文中研究说明计算结构与应用算法的匹配性越好，其性能和计算效率也就越高，这就要求处理器能够根据应用的需要而重新构造系统结构。可重构计算兼有软件的灵活性和ASIC的优越性能，是处理器系统结构一个新的发展方向。而可重构技术和DSP处理器的结合也使得单DSP处理器性能有望得到很大提升。 本文以国家自然科学基金“可重构计算中控制配置研究”(编号60273088)，国防“十五”预研课题(编号41308010307)和国防基础研究课题(编号k1800060504)为背景，对高性能可重构DSP处理器进行了深入研究。在完成了“控制增强型通用DSP处理器—龙腾D1”IP软核的基础上，系统研究了“龙腾DR”可重构DSP处理器模型和微系统结构，完成了仿真模型设计，仿真结果表明龙腾DR能够在多个DSP算法和应用领域中，提高单个DSP处理器的性能。 论文中主要工作和创新点如下： 1、在国防“十五”预研课题资助下，作为主要完成人之一，完成了具有自主知识产权的控制增强型通用DSP处理器软核—龙腾D1的设计工作。龙腾D1处理器软核以FPGA的方式通过了验证，并在第叁方的MP3音频系统中获得应用。龙腾D1处理器软核映射到TSMC 0.25μm CMOS工艺下，主频超过150MHz，性能达到150M MAC，集成度为32万晶体管。 2、根据DSP应用的控制数据流图特点和可重构结构的适应性，提出了一种可重构DSP处理器模型——龙腾DR。根据数据流图所需地址产生流和数据计算流的不同，龙腾DR的地址产生单元和数据通路都可进行重构，提高了结构的适应性和性能。 3、根据龙腾DR处理器模型，提出了该模型的一种微体系结构，采用控制模式和重构模式间切换，显着减少了通信开销；与主／协处理器结构的REMARC相比，在4个DSP内核算法运行中，性能提高14.9％～48.4％。 4、基于粗粒度可重构结构所需配置信息少，重构开销小的特点，提出了将结构配置信息与计算数据混合放置的存储方案。四个算法内核计算中，在性能降低不到1％的代价下，免除了独立配置存储器和配置总线开销，大大节省了片上存储器和连线资源。 5、提出了一种自动映射算法Stretch&Shrink，该算法将多个DSP应用映射到龙腾DR上，功能单元利用率和存储器带宽利用率分别可达78.75％和80％。 6、采用国际常用内核算法FIR、FFT、矩阵乘、二维卷积程序，对本文提出的可重构龙腾DR处理器模型进行了仿真评价。测得龙腾DR相对于单DSP处理器的性能加速比为8.38～15.45。评价结果表明，龙腾DR能够高效地提高
参考文献：
[1]. 高性能数字信号处理器的研究与设计[D]. 李涛. 西北工业大学. 2001
[2]. 全定制高性能的算术逻辑运算单元的研究设计[D]. 罗锋. 中南大学. 2009
[3]. 多媒体应用的高性能数字信号处理器功能部件结构设计研究[D]. 郑伟. 浙江大学. 2003
[4]. 基于ARM的网络音视频播放系统研究与设计[D]. 单新颖. 昆明理工大学. 2008
[5]. 基于S5PV210的频谱监测设备嵌入式系统设计与实现[D]. 牛崇. 电子科技大学. 2016
[6]. 媒体数字信号处理器IP核微结构优化研究[D]. 蔡卫光. 浙江大学. 2011
[7]. 嵌入式多核处理器在线追踪调试与错误检测关键技术研究[D]. 扈啸. 国防科学技术大学. 2007
[8]. 基于TMS320F2812的数据采集和滤波的研究与实现[D]. 刘昕祺. 南京理工大学. 2007
[9]. 基于DSP的嵌入式实时操作系统的设计与应用[D]. 张光南. 西北师范大学. 2009
[10]. 嵌入式可重构DSP体系结构研究[D]. 段然. 西北工业大学. 2005
标签：计算机硬件技术论文; dsp论文; 数字信号处理器论文; 嵌入式开发论文; 嵌入式软件论文; 指令周期论文; 嵌入式系统设计论文; 嵌入式计算机论文; 高性能计算论文; 处理器技术论文; 计算机指令论文; 程序调试论文; 功能分析论文; 重构论文; dsp芯片论文; dsp技术论文;