陆旭兵[1]2002年在《应用于下一代MOSFET中的高介电栅介质材料的研究》文中研究指明随着微电子技术的飞速发展,半导体器件的特征尺寸按摩尔定律不断缩小,SiO2作为MOSFET的栅介质材料在几年之内将不能满足需求,以此为背景应用于下一代MOSFET的高介电栅介质材料成为当今微电子材料的研究热点。通过对物性的综合分析,我们锁定具有很高化学稳定性和中等介电常数的LaAlO3材料开展研究。脉冲激光沉积法(PLD)是一种新的制膜技术,特别适合于制备具有复杂成分的高熔点氧化物薄膜。本工作利用PLD方法合成制备了LaAlO3(LAO)及LaAlOxNy(LAON)的薄膜和超薄膜,对其结构与结构稳定性,电学性质,它们与硅衬底的界面反应与界面结构进行了系统的研究,对制膜工艺进行了优化。首次发现和认定LAO,特别是LAON是很有应用前景的高介电栅介质材料,已申请美国专利。同时,我们还合成制备了Zr-Sn-Ti-O和Zr-Sn-Ti-O-N介电薄膜,并研究了其结构和电学性质,它们可能在高介电DRAM中获得应用。本工作的主要内容如下:1、获得了迄今为止国际上所报道的最稳定的非晶态高介电栅电介质材料以近似准确化学配比的单晶LaAlO3为靶材,借助PLD方法分别在氧气氛(或低真空)和氮气氛中,在Pt下电极和清洗的Si单晶衬底上分别制备了LAO和LAON的薄膜和超薄膜。X光衍射和电镜分析表明,薄膜均呈非晶态。DTA分析表明其结晶温度在850℃以上,完全满足后续工艺800℃120s的退火要求。XPS和EPMA分析表明LAO中的化学成分为La:Al=1:1.21。LAON中La,Al比与LAO接近,其中的氮氧比为0.01:1。LAO和LAON在1MHz测量信号下的介电常数分别为25和31,对频率和温度变化不敏感。加入氮后明显增大了薄膜的介电常数。薄膜的光学透射谱分析表明LAO和LAON的能隙分别为6.55eV和6.62eV。2、所发展的LAO和LAON薄膜的制备工艺完全与当前的CMOS工艺兼容为了得到薄膜最好的综合电学性能,我们对Si衬底的表面清洗、制备的衬底温度,气氛压强以及后退火等工艺参数进行了优化。用超声清洗和RCA清洗去除Si表面的有机物和金属杂质离子,发现这两种清洗方法对薄膜的EOT和漏电流性能并没有太大的影响。在不同的衬底温度下制备了物理厚度基本相同的LAO和
李桂芳[2]2008年在《高K介质栅纳米MOSFET特性及相关器件效应的研究》文中研究说明随着MOSFET器件尺寸的成比例缩小,栅氧化层的厚度也不断的减小,泄漏电流成为低功耗和便携用非易失性存储器及CMOS逻辑电路所面临的严峻问题。当栅的氧化层小于3nm,无论从栅氧化层的电学特性还是从其可靠性角度来看,都出现一些新现象。例如,多晶硅耗尽效应使得降落在栅极上的有效电压减小、量子效应更加明显、栅漏电明显增加,直接隧穿电流是栅漏电的主要成分。针对以上问题,本论文采用理论分析、数值模拟和实验结果相结合的方法,对高K介质栅纳米MOSFET做了以下几方面的研究工作:(1)采用Fermi-Dirac统计分布和WKB隧穿模型,计算了纳米MOSFET的直接隧穿电流,分别对栅沟直接隧穿电流和边缘直接隧穿电流进行了模拟,做出了物理解释,并提出了减小边缘直接隧穿电流的方法—二次氧化栅-源、栅-漏交迭层和高K栅介质的方法(第二章)。(2)高K栅介质会引起边缘电场效应,为此本文第叁章研究了高K纳米MOSFET的边缘电场效应,并从物理角度加以解释(第叁章)。(3)研究了关态泄漏电流(I_(off)),对栅诱导的泄漏电流、亚阈区泄漏电流、带间隧穿电流及边缘直接隧穿电流进行了模拟计算且提出减小I_(off)的方法(第四章)。(4)对Hf基栅介质中的HfO_2材料特性和HfO_2中的掺杂技术进行了较为系统的研究(第五章)。通过以上几方面的研究,本论文取得了以下研究成果:(1)对n-MOSFET,在栅偏压高于平带电压但小于零伏(V_(FB)＜V_g＜0 V)的区间,边缘直接隧穿电流已远远大于栅沟直接隧穿电流,是栅泄漏电流的主要成分。(2)对纳米MOSFET,当栅介质材料的K值大于25以后,边缘电场将会明显增加,影响器件的关态泄漏电流。(3)纳米MOSFET在关态(V_g＜0V)时,边缘直接隧穿电流是关态泄漏电流的主要成份,可能导致器件的静态功耗增大;但若使用高K栅介质,则可减小关态泄漏电流。(4)在研究纳米MOSFET泄漏电流时,同时考虑了边缘直接隧穿和边缘电场效应,这为选择合适的栅介质材料提供了依据。(5)使用HfSiON或HfLaO取代传统的SiO_2作为栅介质可以使隧穿电流减小2-5个数量级,边缘电场效应也有效减小。上述结果对未来MOSFET栅介质新材料的选择及其相关器件效应的分析研究具有参考价值和指导意义。
杨雪娜[3]2005年在《掺镧（钐）Bi_2Ti_2O_7薄膜的制备及其性能研究》文中认为随着微电子技术的飞速发展,半导体器件的特征尺寸按摩尔定律不断缩小,SiO_2作为MOSFET(metal-oxide-semiconductor field effect transistor)的栅介质材料在几年之内将不能满足需求,以此为背景应用于下一代MOSFET的高介电栅介质材料就成为当今微电子材料的研究热点。要取代SiO_2成为MOSFET器件里的栅介质,High-k材料必须具有与SiO_2/Si系统相似的性质,使其与当前的半导体工业兼容。因此,作为候选的High-k材料,要满足以下几方面的参数标准:(1)具有高的介电常数、高的势垒和能隙;(2)在Si上有良好的热稳定性;(3)非晶态栅介质更理想;(4)具有良好的界面质量;(5)与Si基栅兼容;(6)处理工艺的兼容性;(7)具有良好的可靠性和稳定性等等。目前,任何一种有望替代SiO_2的栅介质材料都不能完全满足High-k材料的上述几点要求,但是,在钛酸铋系列中,对Bi_2Ti_2O_7这中材料的应用前景比较看好。 钛酸铋系列具有复杂的组分和结构,包括Bi_2Ti_4O_(11),Bi_2Ti_2O_7,Bi_4Ti_3O_(12),Bi_8TiO_(14)和Bi_(12)TiO_(20)等。其中对Bi_4Ti_3O_(12)研究的比较多,而对Bi_2Ti_2O_7研究的较少,起步较晚。但是有研究证明,Bi_2Ti_2O_7的多晶薄膜具有较高的介电常数和较低的漏电流,是目前研究的高介电常量材料中有望替代MOS(Metal-Oxide-Semiconductor)晶体管中传统SiO_2栅绝缘层的材料之一,因此有着广泛的应用前景。Bh_Ti_2O_7薄膜适合在动态随机存取存储器中作存储媒体,使记忆单元面积减少,从而实现超大规模集成;此外,它还能用作绝缘栅场效应管的栅极材料,以提高绝缘栅场效应管的跨导,降低开启电压,提高耐击穿特性,减少器件尺寸。最近,它还在铁电薄膜PZT、PST和Bi_4Ti_3O_(12)的制备过程中,被用作缓冲层,以改善薄膜的电学性质。Bi_2Ti_2O_7材料除了上述优点之外,还存在一个致命的缺点,那就是它的不稳定性。Bi_2Ti_2O_7是不稳定相,在高温处理时,容易转变成Bi_4Ti_3O_(12)相。在制备陶瓷的过程中,可通过一定的离子掺杂,以提高Bi_2Ti_2O_7相的稳定性。但是在薄膜制备过程中,我们只见过对Bi_4Ti_3O_(12)相薄膜进行掺杂改性的报道和研究,对Bi_2Ti_2O_7相薄膜的掺杂还未见报道。由于Bi_2Ti_2O_7有着可喜的应用价值,因此有必要对该材料的温度稳定性和性质作进一
章闻奇[4]2011年在《几种微电子材料的制备、表征与性能研究》文中提出在对更快、更小和更高性能的电子设备的需求驱动下,微电子工业高速发展。集成电路的特征尺寸以及用于不同电路之间连接的印刷电路板的尺寸都在不断缩小,使得很多传统微电子材料与技术都面临巨大的挑战,需要通过新材料、新技术的研究与应用,从而保证微电子行业的可持续快速发展。集成电路的互补型金属-氧化物-半导体CMOS技术中,传统的SiO2栅介电材料已经逼近其厚度极限,寻找新型高介电常数的替代材料,是半导体工业迫在眉睫的任务。多种高介电栅介质候选材料得到广泛研究。其中,氧化铪(HfO2)已成为高介电栅介质的最有希望的竞选材料之一,是当前high-k材料研究的热点。然而,单一HfO2存在结晶温度较低、易在界面处形成低介电常数硅酸盐、载流子迁移率低等问题。人们通过在HfO2中掺入N、Si、Al、Ti、Zr等元素来提高其性能。与半导体工艺兼容的原子层沉积(ALD)和化学气相沉积(CVD)方法已成为制备high-k薄膜最主要的两种技术,有机前驱体带来的碳污染问题是限制ALD和CVD薄膜性能提高的重要因素。本文选取Hf-Al-O和Hf-Zr-O复合薄膜,以无水硝酸盐为前驱体,采用ALD和CVD方法制备了这两种复合薄膜,对其生长特性、薄膜成分与结构、热稳定性和电学性能等,进行了较为深入的研究。快闪存储器是目前非挥发性存储器的主流器件。但随着器件尺寸的不断缩小,基于传统浮栅结构的快闪存储器在继续等比例缩小方面受阻,新型电荷俘获存储器成为下一代快闪存储器的有力竞争者。传统的电荷俘获型存储器以SONOS (Si/SiO2/Si3N4/SiO2/Si)结构为代表,但其较差的保持性能是制约其进一步发展的关键。因此,很多半导体公司和研究机构致力于对传统SONOS结构中的隧穿层、电荷俘获层、阻挡层等进行改进,以获得新型电荷俘获型存储器,使得其在具有较好的保持性能下,能有更快的编程／擦除速度和更低的操作电压。本文采用分子原子沉积(MAD)技术制备Al2O3薄膜,作为隧穿层和阻挡层,获得MANAS (Metal/Al2O3/SiNx/Al2O3/Si)新型电荷俘获型存储器,对存储器的存储与保持性能以及Al2O3薄膜的结构与电学性能进行了深入的分析研究。随着微电子工业的不断发展,用于电路之间连接的印刷电路板也不断向高密度和小型化的方向发展。与微通孔技术相结合的积层多层板技术中,用于连接层间线路的通孔也变得越来越小,深径比越来越大,对填充于微通孔中电镀铜的性能要求也越来越高。由于微观结构对宏观性能的影响巨大,所以对电镀铜微观结构的研究也成为微电子工业关注的热点。此外,电镀铜在电镀完成后,于室温下会发生所谓“自退火”现象,对电镀铜的结构、取向以及宏观性能等产生了很大的影响,因此对电镀铜自退火现象的研究也深受关注。本文采用多种分析表征手段,对印刷电路板微通孔中的电镀铜微观结构进行了表征研究,同时追踪了电镀铜的自退火过程,并对此过程中晶粒取向的变化进行分析讨论。本论文主要成果如下：1.成功合成了具有良好挥发性且不含碳的无水硝酸铪和铪锆复合硝酸盐,以无水硝酸铪作为Hf源,以TMA为Al源、H20为氧源,用ALD方法制备了Hf-Al-O复合薄膜。改变薄膜中Hf的含量,薄膜的等效氧化物厚度、平带电压、电压回滞、漏电流等电学性能指标也随之线性变化。无水铪锆复合硝酸盐中的硝酸铪和硝酸锆主要以固溶体的形式存在,Hf/Zr组分比为1.72：1。采用此复合前驱体,分别用ALD和CVD方法成功沉积了Hf-Zr-O复合薄膜,并研究了薄膜的各项性能。其中,ALD方法制备的薄膜中Hf/Zr组分比约为1：4,与复合前驱体中的组分比差别较大;而CVD薄膜中Hf/Zr组分比与前驱体中的非常吻合。我们认为同一复合前驱体在不同沉积方法中的不同表现可能源于两种沉积技术不同的沉积原理以及对反应前驱体的不同要求。CVD方法制备Hf-Zr-O复合薄膜的结果表明无水铪锆复合硝酸盐是一种有效的沉积双金属氧化物的无机前驱体,其蒸气可以同时稳定地输运两种金属元素。2.采用MAD方法生长trap-less的Al2O3 (MAD_Al2O3),取代SONOS结构中的隧穿层和阻挡层SiO2,制备出MANAS型电荷俘获存储器结构单元。MAD_Al2O3薄膜的电学和结构成分测试表明,薄膜与Si衬底之间具有平整的界面和低的界面态密度,以及相对较高的导带偏移量(3.9eV)和较低的价带偏移量(2.1eV),并且薄膜的J-V曲线与温度无关,几乎没有电场应力诱导漏电流的存在,可认为薄膜中没有电荷陷阱,电荷传输符合FN隧穿机制。由于隧穿层和阻挡层的优异性能,MANAS型存储器实现了FN隧穿机制的编程/擦除操作,经过+12V/100μs的编程脉冲即实现5.6V的编程窗口,-12V/10ms的擦除脉冲获得6V的擦除窗口,且没有擦除饱和现象。MANAS型存储器仅用±11V的操作电压就可以实现目前最先进SONOS型非挥发存储单元需要士17V才可以达到的编程/擦除窗口;并且经过105个编程/擦除循环后,存储窗口几乎没有什么变化,具有很好的耐久性能。此外,MANAS型存储器对数据具有优异的保持性能,在从室温到2500C的高温下,分别经过+10V/100μs的编程脉冲和-10V/10ms的擦除脉冲后,在1-104sec的时间范围内其衰退速率分别仅为-0.24V/dec和+0.11V/dec,并且在10-4_1 sec的短时间内也具有很好的保持特性。3.采用背散射电子衍射(EBSD)和聚焦离子束(FIB)等方法,对用于微通孔的电镀铜进行了微观结构的表征,比较了使用不同添加剂A、B、C电镀的铜样品在经过浮焊测试后的不同表现：采用添加剂A和B的电镀铜样品在通孔拐角处出现了细小裂纹,且只在互连铜内延伸一小段即终止,表现出良好的抗高温性能;而采用添加剂C电镀的铜样品通孔中的化学镀铜和电镀铜出现很大的裂缝,贯穿整个电镀层,使镀层几乎被割裂开,表明其承受高温的能力较弱。采用X射线衍射(XRD)技术,追踪了一定条件下制备的电镀铜样品的自退火过程,并结合EBSD技术,对此过程中电镀铜的结构变化进行了表征。发现电镀铜样品经过自退火,发生了从<110>织构到<311>织构的转变。对这一转变的机制进行了仔细研究,并将此变化过程解释为：电镀液中的添加剂、电镀参数和<110>晶向为主的多晶衬底铜等因素综合作用,使得刚电镀完的多晶铜样品以<110>晶向为主；经过“自恢复”阶段后,电镀铜的晶粒长大,同时多晶样品中的<110>晶向先通过孪晶变化关系而转变为<411>晶向,接着在减小表面能的驱动下,再转过6°变为<311>晶向,从而实现电镀铜样品从<110>织构到<311>织构的转变。集成电路作为信息产业的基础和核心,已成为当前国际竞争的焦点和衡量一个国家综合国力的重要标志。国家科技重大专项《极大规模集成电路制造装备及成套工艺》于2009年启动,目前,在这一领域我国拥有的自主知识产权的材料与技术严重不足。本论文的工作集中研究的几种微电子材料的制备、表征与性能,对探索新型微电子材料在下一代集成电路中的应用,促进我国集成电路的发展,具有重要参考价值。
周晓强, 凌惠琴, 毛大立, 李明[5]2005年在《高介电常数栅介质材料研究动态》文中进行了进一步梳理随着微电子技术的飞速发展,半导体器件的特征尺寸按摩尔定律不断缩小。SiO2作为MOSFET的栅介质材料已不能满足技术发展的需求。为此,应用于下一代MOSFET的高介电常数栅介质材料已成为当今微电子材料的研究热点。文章介绍了高k材料抑制隧穿效应影响的原理及其应当满足的各项性能指标,并对其研究动态和存在的问题进行了阐述,指出了最有可能成为下一代MOSFET栅介质的几种高k材料。
周越[6]2011年在《TiAl_2O_5纳米晶电荷俘获存储器的制备及性能表征》文中研究表明近几十年来,便携移动电子产品在人们日常生活中的应用越来越广泛,在这些产品之中,Flash存储发挥着极其重要的作用。未来Flash存储技术的发展要求可以概括为如下几点：储存容量更大,读写速度更快,操作功耗更小,数据保持时间更长。自从Flash存储的概念被提出以后,Flash存储一直在非易失性半导体存储器市场上处于主导地位,现在已经占据了非易失性半导体存储器近90%以上的市场。尽管Flash存储器在商业上的应用已经取得了巨大的成功,浮栅型Flash存储技术,随着特征尺寸的不断缩小,目前主流的浮栅存储器随着工艺技术的拓展遇到了严重技术瓶颈,无法满足当今信息技术快速发展对高密度存储的要求。同时对速度、功耗、可靠性等一系列的存储性能也提出了更高要求。目前对于下一代非挥发性半导体存储器技术的研发,主要有两种趋势,一种是尽可能将目前的技术水平向更高技术推进。另一个趋势就是在技术达到物理极限后,采用完全不同的新存储原理和新技术。本文制备了一种新型纳米晶电荷俘获存储器,并系统研究了其存储特性。本文主要的研究结果如下：1.制备TiO2与Al2O3物质的量的比为1：2的陶瓷靶材,初步研究了由PLD法制备的Ti0.2Al0.8Ox薄膜的热稳定性。XRD测试显示Ti0.2Al0.8Ox薄膜在800℃快速退火后薄膜保持非晶状态；经过900℃氮气氛围下退火3分钟后,除了来自Si衬底的(100)衍射峰,在衍射角2θ为44.3°处出现了较弱的立方相TiAl2O5的(040)结晶峰,这表明在此温度下薄膜已经开始结晶,析出TiAl2O5纳米晶。2.用ALD和PLD方法制备了TiAl2O5纳米晶电荷俘获存储器,研究了存储器的C-V特性,得到2.3 V的存储窗口,并算得存储在TiAl2O5纳米晶的电荷密度大约为1×1013/cm2。研究了TiAl2O5纳米晶电荷俘获存储器的数据保持特性,绘制平带电压随时间的变化曲线,存储器可以同时拥有高速“擦除”和“写入”速度以及长达10年甚至更久的器件失效时间。3.为了进一步研究TiAl2O5纳米晶电荷俘获存储器的工作机制,我们对存储器进行了微结构表征,高分辨率TEM图像表明存储器衬底、隧穿层、俘获层、阻挡层各界面平滑清晰,TiAl2O5纳米晶在Ti0.2A1080x薄膜中析出。通过测量XPS的价带谱和O 1s的能量损失谱,我们绘制了存储器件的能带图,对存储器的工作机制进行了更深刻的分析。
参考文献：
[1]. 应用于下一代MOSFET中的高介电栅介质材料的研究[D]. 陆旭兵. 南京大学. 2002
[2]. 高K介质栅纳米MOSFET特性及相关器件效应的研究[D]. 李桂芳. 兰州大学. 2008
[3]. 掺镧（钐）Bi_2Ti_2O_7薄膜的制备及其性能研究[D]. 杨雪娜. 山东大学. 2005
[4]. 几种微电子材料的制备、表征与性能研究[D]. 章闻奇. 南京大学. 2011
[5]. 高介电常数栅介质材料研究动态[J]. 周晓强, 凌惠琴, 毛大立, 李明. 微电子学. 2005
[6]. TiAl_2O_5纳米晶电荷俘获存储器的制备及性能表征[D]. 周越. 南京大学. 2011