张忠培[1]2000年在《Turbo码特性及译码实现研究》文中提出Turbo码具有接近Shannon限的性能,成为编码理论的一重要里程碑,突破了最小码距的设计思想,挖掘了级联码的潜力。由于其优异的译码性能,受到人们的重视,它已成为第三代移动通信信道差错控制编码方案。因此,需要对Turbo码的编译码方法及性能作进一步研究。本文主要对Turbo码的构成设计及调制特性、译码算法及其串并行集成电路实现进行了研究,主要内容包括: 1.总结了Turbo码的研究现状及存在的问题,阐述了Turbo码编码原理,迭代译码机理,主要译码算法及改进算法,以及各种算法之间的性能比较。 2.从Turbo码距离特性解释了Turbo码的性能,由于分量码采用递归系统卷积码,具有码距拖尾性,使得交织器长度为N的Turbo码能使误码率降低到卷积码的1/N。通过Turbo码编译码对分量码输入序列相关的要求,提出了以序列交织前后相关性作为交织器设计性能是否优异的判据,并得到一种斜对角交织方案。研究了高码率Turbo码的两种构成方案,给出删除法交织器的设计方法,通过对两种构成方案的性能和译码复杂度比较,得到了删除法构成高码率Turbo码能在译码复杂度和性能上取一较好折衷的结论。 3.由于Turbo码MAP译码算法需要大量中间量递归计算,使译码算法集成电路化困难,本文提出了MAP算法的矩阵实现方法,矩阵算法简化了中间计算过程,由并行运算提高了运算速度。由于其运算矩阵为稀疏矩阵,可用稀疏矩阵算法对译码进一步简化,使译码算法的集成电路实现容易。 4.MAP算法需要在接收完一帧数据才能开始译码,译码延迟大,本文依据维特比译码的路径概念提出了固定延迟的MAP译码算法,它只有前向递归,延迟大小为编码寄存器长度的5至10倍,可实现实时译码,而译码增益与MAP算法比较损失较小,是一种优化算法。 5.根据改进MAX-LOG-MAP算法,提出了Turbo码译码的串行电路实现结构,给出了输入量化及状态、路径度量方法。由于这种度量方法解决了译码过程的中间计算,在有限长计算中提高了运算精度,这种实现方案获得了较好的译码增益。 6.根据MA-LOG-MAP算法,提出了Turbo码译码的并行实现结构,用运算处理单元构成处理阵列,使译码算法的中间量计算并行进行,提高了运算速度,将中间量的存贮分散到各处理器中,减小了数据存贮规模。这种方法在有限长运算中,由于中间量计算次数较多,带来误差较大,译码性能比串行方案稍差。
关春生[2]2008年在《Turbo码在分布式信源编码中的应用研究》文中研究表明分布式信源编码理论基础产生于20世纪70年代,研究多个相互关联的信源,利用信源之间的相关性,进行独立编码,达到减少整体传送的信息速率的目的。虽然以充分提高信源信息有效性为目标,但是对信道传输的可靠性也提出了很高的要求,通过接收端联合译码可以提高信息传输的整体可靠性,从而使得整个信息采集和传输系统性能得到全面的优化。根据分布式信源编码理论,所有的信道编码技术都可以在分布式信源编码中得到应用,本文主要讨论传统信道编码中性能比较出众的Turbo码技术在分布式信源编码中的应用,首先分析了Turbo码的关键技术,然后根据分布式信源编码的应用要求,通过优化Turbo码分量编码器和交织器的结构,推导相应的非二进制译码算法,来构建实用的高性能分布式信源编译码结构,最后通过系统仿真验证本文提出的相关结论,证明了该算法在满足一定可靠性的前提下,能够有效地压缩信源速率。本文最后结合分布式信源编码的一个应用——无线传感器网络,对这一理论的实际应用前景进行探讨。
冉旋[3]2012年在《面向LTE-A信道码的多核并行译码研究》文中研究说明新一代移动通信系统更高的速率要求以及更复杂算法的采用使得基带信号处理运算量急剧增加，而处理数据流型负荷的理想架构是多核并行处理器，因此针对数据密集型基带信号处理算法的多核并行研究有重要意义。信道译码算法占据基带信号处理可观运算量的同时是基带系统时延的重要来源，因此针对信道译码的多核并行处理模块研究是构建多核并行微架构实现全并行基带处理提高系统性能的关键。本文研究面向LTE-Advanced咬尾卷积码及Turbo码的多核并行译码，主要内容及成果如下：（1）研究咬尾卷积码的CVA、WAVA及BVA译码过程，仿真对比分析了算法性能，BVA平均约有0.5dB性能损失但具有天然的并行译码特性。因此，基于PowerPC多核并行硬件平台，设计验证了面向LTE-Advanced咬尾卷积码的双核并行译码模块。（2）研究Turbo码的MAP系列译码算法推导及仿真，基于Simulink搭建了面向LTE-Advanced传输信道的基带链路，并采用m语言完成了译码算法的浮点仿真。比较显示Max化简的性能损失约0.5dB，但大幅降低了Log-MAP的算法复杂度，此外采用（12,8）的量化方案设计了其定点仿真，译码性能损失0.1~0.2dB。（3）采用重叠部分序列子块划分方案设计了Turbo码的多核并行译码架构，推导并设计了并行化QPP交织器的逻辑实现电路。在完成利用Matlab仿真并行译码算法正确性的基础上，基于PowerPC多核并行硬件平台，设计并验证了面向LTE-Advanced的Turbo码的四核并行译码模块。
马征[4]2006年在《数字通信中的低复杂度迭代译码及迭代系统测试》文中认为信道编码是数字通信中保证信息可靠传送的不可或缺技术。近年来，基于迭代译码思想的信道编码理论取得了重大进展，出现了诸如Turbo码及其变形码、低密度奇偶校验码等一系列性能优异的编码。但是，译码的复杂性仍然限制了这些编码的实际应用。迭代译码方法的复杂性主要体现在两个方面：其一为同一过程反复多次迭代所带来的复杂度，其二为译码算法本身的复杂度。本文主要针对这两方面展开研究，重点探讨了在保证系统误码性能前提下如何有效减少Turbo码译码迭代次数，利用和-积译码算法和大数判决译码算法实现复数旋转码低复杂度软／硬判决迭代译码，以及基于交织器分离的迭代译码算法的低复杂性实现正确性测试。 论文首先讨论了在保证系统误码率性能的前提下，利用停止准则减少Turbo译码迭代次数问题。论文提出了一种基于比特和帧的新型联合停止准则，可有效地用于降低Turbo码译码复杂度。通过利用Turbo码内嵌的循环冗余校验方法，解决了短帧Turbo码的联合停止准则应用问题。研究结果表明，在相同的系统误码率性能条件下，本文所提出的方法对Turbo译码复杂度的降低比率比已知的最高比率更高。 针对W-CDMA标准中Turbo编码应用的特殊性，本文提出了一种半次迭代循环冗余校验停止准则以及在Max-log-MAP算法的前向译码过程中引入循环冗余校验停止准则，使W-CDMA标准中的Turbo码译码复杂度明显降低(降低比率比已有的最好结果低73％)。 其次，本文研究了低复杂度和．积迭代译码算法和大数判决迭代译码算法，并分别用于复数旋转码的软判决和硬判决译码。研究结果表明，在码长和码率基本相同的条件下，采用硬判决迭代大数判决译码算法的复数旋转码误码性能比已知的最好级联Reed-Solomon(RS)码的误码率性能更好，而且复杂度更低，所需的帧长更短；在高码率短帧应用条件下，采用和-积迭代译码算法的复数旋转码误码性能与Turbo码接近，但是其译码复杂度远低于Turbo码的译码复杂性。 基于密度进化的方法，本文针对二进制对称信道，对大数判决可译码的迭代译码算法的收敛特性进行了深入分析，推导出了大数判决可译码迭代译码收敛性和信道阈值之间的关系，并求出了信道阈值界的解所应满足的条件以及求解方法。研究表明，所推导出的大数判决可译码迭代译码算法信道阈
彭玉吉[5]2006年在《Turbo码编译码技术的研究及DSP实现》文中提出在数字通信系统中，由于信道中不可避免地会引起噪声和干扰，所以要实现可靠通信就必须考虑到信道编码的问题。自Shannon在1948年发表了论文《通信的数学理论》以来，信道编码的发展取得了很大的成就。Turbo码于1993年被提出。由于其接近Shannon极限的译码性能，Turbo码很快成为信道编码领域的研究热点，许多研究人员围绕Turbo码做了大量的工作。随着理论基础的日益完善，Turbo码开始进入实际应用领域。但由于其译码算法复杂度高，延时大，存储量大，因此设计简单有效的译码算法使译码器性能优异，且易于工程实现，是Turbo码研究工作中的重点之一。本文针对上述问题，以Turbo码译码器的DSP实现为目标，对Turbo码的迭代译码算法及其实现中的技术问题进行了深入研究。在此基础上，本文简化了译码算法，减少了计算的复杂度与存储量，以适合DSP实现。主要内容包括：首先，研究了Turbo码编码器结构、译码器结构与译码迭代流程，分析了常用的交织器，尤其是第三代移动通信系统所采用的交织器。其次，讨论了MAP算法和MAX-Log-MAP算法原理、推导过程、计算步骤。在深入分析MAX-Log-MAP算法基础上，对该算法中转移度量、后向度量的计算进行了简化，并且对译码算法的迭代流程进行分析，给出了无需估计信噪比参数的详细推导过程。仿真分析了迭代次数对Turbo码性能的影响。最后，研究了用定点DSP芯片实现Turbo码译码器时的相关问题。讨论了译码过程中接收数据的量化问题、迭代累加中前后向度量溢出问题与变量存储问题。给了新的防溢出处理方法：在进行前后向度量的递推运算时只存储度量的相对值，使得度量值范围大大压缩，有效地防止运算过程中的溢出。提出在迭代过程中，采用并行运算，即先进行后向度量的计算，然后将对数似然比的和前向度量的计算同步进行，这样节约对前向度量的存储空间，同时还减小了译码延时。结合本文中给出的译码过程中相关问题的处理，在DSP上实现了Turbo码译码器，并在TMS320C6201EVM板上测试该译码器。与MATLAB浮点仿真相比较，DSP实现的Turbo码译码器性能与浮点译码的性能接近。
梁建超[6]2016年在《Turbo编译码多核DSP实现研究》文中认为自1993年Turbo码被提出以来,由于其接近Shannon限的优越性能,一直是国内外学者研究的热点。随着Turbo码研究的不断成熟,Turbo码在通信领域的应用也越来越广泛。本文对Turbo码及其多核DSP(TMS320C6678)实现技术进行了研究。本文在第一章介绍了Turbo码的研究背景及其研究与应用现状,阐述了Turbo码编/译码器的基本结构。在第二章对本文DSP实现所针对项目的系统全链路进行了简要概述,介绍了系统实现的硬件平台以及多核DSP(C6678)的软硬件平台,进而阐述了本文DSP实现的系统需求。接下来,在第三章对Turbo码进行了分析设计,对Turbo译码的MAP算法、Log-MAP算法以及Max-Log-MAP算法进行了介绍,并引出了以MAP类译码算法为基础的简单分块结构、重叠分块结构和边界状态迭代分块结构等几种分块译码结构。以本文设计的编码和译码模块为基础,仿真了不同参数对Turbo码性能的影响,最终确定了DSP实现的Turbo码的相关参数。以选定的Turbo码的相关参数为基础,在对比了几种分块译码结构的性能后,选择了兼具性能和复杂度优势的边界状态迭代分块结构作为最终的多核DSP译码的实现结构。进一步对最终确定的未分块、4分块和8-分块边界状态迭代译码结构在系统全链路中进行了Matlab仿真,仿真结果均满足项目指标的BER(Bit Error Rate,误比特率)性能要求。本文第四章针对选定的Turbo码的相关参数以及边界状态迭代分块译码结构进行编码模块和译码模块的多核DSP实现。实现主要分为发送端和接收端两部分。接收端以TI SYS/BIOS实时操作系统以及主从模式多核开发框架为基础,实现了分块并行译码结构。其次还对本文8核DSP(C6678)代码实现的技巧以及优化方案进行了概述。此外,在第五章针对DSP实现的收发两端进行了自环性能测试,测试结果与Matlab仿真结果基本一致,编码和译码模块的时延满足系统要求。同时,针对整个系统全链路实现进行了射频自环测试,测试结果与理论结果一致。最后,第六章对本文的主要工作进行总结与展望。
张卫党[7]2004年在《Turbo码的低码重分布特性研究》文中认为Turbo码具有近Shannon限的性能，它的出现被看作是信道编码理论发展史上的一个里程碑，它使人们设计信道编码的方法从以代数理论为基础以增加码的最小汉明距离为方向转向了以随机编码为基础以减少低重量码字的个数(错误系数)为方向。本文主要对Turbo码的低码重分布及其应用方面进行了探讨研究。主要内容包括： 1．分析讨论了Turbo码的码重分布特性及各种因素对低码重分布的影响，尤其是分析了在交织长度有限长时和反馈多项式周期较长时，重量大于2的输入序列，如重3、重4输入序列对低码重分布的影响。 2．给出了一个基于统计概念的码重分布算法一逐重量统计法。这种算法的复杂度与分量码的选择和交织器的类型没有任何关系。因此具有很强的通用性。当交织长度在数百范围内时，可以取得很精确的结果，尤其适合于计算低码重分布。 3．深入系统地分析阐述了自结尾序列的特性。证明了自结尾序列分解定理和等重生成定理等若干定理和性质。给出了一种基于自结尾序列等重生成定理的计算Turbo码低码重分布的通用算法。提出了伪自结尾序列的概念并对此进行了分析讨论。 4．提出了交织器的倍距变换特性并讨论了各种因素对倍距变换的影响。指出当低码重分布的主要分量是由重2自结尾序列和重2自结尾序列的组合产生时，倍距变换特性将对低码重分布产生重要的影响。据此设计了一种能够产生稀疏低码重分布的无低倍距变换交织器。 5．将一般的相关概念进行推广，提出了序列的全相关概念，并应用于Turbo码的删截序列的相关特性研究。对于从理论上对Turbo码的删截机制做出解释进行了尝试。 6．基于低码重分布的概念，对Turbo码的不等保护作了进一步的探讨，给出了修改后的三种不等保护的方法。这三种方法的实现都很简单，几乎不需要对原码结构作改动。对于具有稀疏低码重分布的Turbo码改善效果更为明显。
雷菁[8]2009年在《低复杂度LDPC码构造及译码研究》文中研究指明LDPC(Low-Density Parity-Check)码是近代信道编码研究领域的一个热点,它具有逼近Shannon限的优异性能和可实现高速编译码的潜力,在现代及未来数字通信系统中备受关注。尽管LDPC码的理论和应用研究已取得了不少可喜的成果,但在其实用化过程中,LDPC码的构造及低复杂度译码是尚未很好解决的瓶颈问题。关于Tanner图中环在码构造中的影响已逐渐被人们认识,但还缺少系统深入的研究;译码算法在兼顾优良的译码性能和低复杂度、快速实现方面还存在很多急需解决的问题。论文从分析LDPC码图模型中环结构的特征入手,结合理论证明和仿真分析,针对准循环(Quasi-Cyclic,QC)码的结构和IRA(Irregular Repeat Accumulate)码的结构,研究了具有低编码复杂度的LDPC码构造方法及收敛快、复杂度低的译码算法。其主要工作及成果如下:首先,分析了准循环码的结构特点,采用基矩阵和移位矩阵联合构造LDPC码一致校验矩阵的设计思想,提出并证明了准循环LDPC码构造中扩大环长、减少短环数量的一系列定理,为该类码的构造奠定理论基础。在此基础上,将环结构优化思想引入码构造算法中,提出了一种新的准循环扩展LDPC码构造方法。从理论上证明了所提方法构造的码围长上限大于3倍基矩阵对应码的围长,与现有方法相比,采用该方法更容易构造性能优良、实现复杂度低的大围长LDPC码。其次,考虑到IRA码结构中低重量码字大量存在的概率较高,将导致错误平层和不可检出错误概率的增大,论文指出对这种码的构造应在增大围长的同时尽量减少低重码字的出现概率,总结并证明了IRA码及类似结构LDPC码构造中以各种连接方式引入变量节点时可能产生低重码的规律,为构造具有良好重量分布和大环长的IRA码提供了理论支持。此外,论文引入环分析和准循环扩展设计思想,提出一种环优化约束的类IRA码构造法。该方法使码参数设计更灵活,仿真表明该类码与随机化构造码性能相近,但具有更低的编码复杂度,可实现性强。第三,针对洪水消息传递机制的并行译码算法存在变量节点对数似然比外信息(Extrinsic Log-Likelihood Ratio,Ex-LLR)值发生振荡的现象,提出一种改进的LDPC码并行译码算法。该算法采用“纠删”方法处理Ex-LLR值发生振荡的变量节点消息,并以伴随式计算和Ex-LLR均值平稳性检测结果作为迭代停止的联合判决准则。所提方法在减少迭代次数和降低译码复杂度的同时,可提高洪水译码算法性能。第四,将分组串行消息传递机制与QC-LDPC码结构巧妙结合,提出一种适用于QC-LDPC码的快速译码算法,给出了该算法中校验节点的分组规则。仿真和分析结果表明,该算法具有译码收敛快的优点,同时能够有效提高迭代译码速度,是一种复杂度较低的快速译码算法。最后,讨论了所构造的类IRA码编译码器的FPGA设计与实现。
章正权[9]2008年在《高性能Turbo编译码技术研究》文中进行了进一步梳理信道编码是数字通信中保证信息可靠传送的不可或缺的技术手段之一。Turbo码由于其接近香农理论极限的优异纠错性能而倍受关注。Turbo码已被3G/B3G系统采纳作为其信道编码的技术方案之一。但是,Turbo译码的高复杂度限制了其实际应用。保证译码性能前提下的低复杂度Turbo编译码方案就成为了人们研究的热点。本文围绕高性能Turbo编译码展开工作,主要讨论了减少平均迭代次数的迭代停止准则,降低译码存储量的滑动窗译码,以及降低译码延时的分块并行译码等多种技术。首先,本文讨论了Turbo迭代译码中利用停止准则在保证译码性能的前提下尽可能减少迭代次数的问题。本文在HDA准则和IHDA准则的基础上给出了一种改进的半次迭代HDA准则(H-HDA准则)。H-HDA准则把迭代译码看作为由若干个半次迭代的分量译码器组成,然后比较连续两个分量译码器的输出对数似比的硬判决值。H-HDA准则有效地降低了平均迭代次数,大约有0.2次。其次,本文介绍了训练滑动窗方案和传递beta值滑动窗方案。结合两个方案的优点,本文给出了传递beta值+训练滑动窗的改进方案。该方案传递无效beta计算的初始值,提高了beta初始值的可靠性,从而减少了无效beta计算,提高了译码效率。再次,本文介绍了一种低延时的分块并行译码方案。结合Turbo码的码字特性,本文发现分块并行译码方案在不同的分块方式下具有不同的译码性能,即“分块效应”。本文借鉴“伪比特”编码方案,给出了两类改进的分块并行Turbo编译码方案。仿真结果表明,改进的方案能够在分块间不设置重叠比特的条件下,改善了分块译码性能。本文还介绍了一种改进的分块并行译码方案。该方案通过传递分块初始值来代替重叠比特,提高了译码有效性,克服了重叠比特的不确定性。最后,本文介绍了3G/B3G系统中Turbo编码的特点。结合分块并行译码方案和滑动窗译码方案,本文给出了一种适合于3G/B3G系统的高速Turbo译码解决方案。该方案采用传递分块初始值的分块并行译码,各分块采用滑动窗译码,并且采用增强型的基-4 Max-Log-Map算法。该方案不需要改变编码器,有效地提高了译码速度、降低了译码存储量,具有一定的参考价值。
曾素琼[10]2005年在《基于RS码与Turbo码的纠错码特性研究》文中研究表明对两种重要实用的纠错码:RS码和Turbo码从其特点、纠错能力、码率、编码复杂度、译码复杂度等方面做 比较研究,以加深对这两种纠错码特性的认识,利于进一步研究和应用他们。指出RS码是最优线性分组码,实现电路简单, RS码的缺点是:延时较大,要求精确的帧同步,当信道条件比较差时,性能变差;Turbo码一般利用递推系统卷积码,通 过交织器并联而成,他具有的优点是:延时短,译码算法能充分利用软判决,纠突发错误性能好,即使在信道条件较差时, 仍有较好的纠错能力,Turbo码具有广阔的应用前景;Turbo码的编译码运算比RS码复杂,实现电路复杂,码率低。
参考文献：
[1]. Turbo码特性及译码实现研究[D]. 张忠培. 西南交通大学. 2000
[2]. Turbo码在分布式信源编码中的应用研究[D]. 关春生. 北京邮电大学. 2008
[3]. 面向LTE-A信道码的多核并行译码研究[D]. 冉旋. 电子科技大学. 2012
[4]. 数字通信中的低复杂度迭代译码及迭代系统测试[D]. 马征. 西南交通大学. 2006
[5]. Turbo码编译码技术的研究及DSP实现[D]. 彭玉吉. 电子科技大学. 2006
[6]. Turbo编译码多核DSP实现研究[D]. 梁建超. 电子科技大学. 2016
[7]. Turbo码的低码重分布特性研究[D]. 张卫党. 西安电子科技大学. 2004
[8]. 低复杂度LDPC码构造及译码研究[D]. 雷菁. 国防科学技术大学. 2009
[9]. 高性能Turbo编译码技术研究[D]. 章正权. 西南交通大学. 2008
[10]. 基于RS码与Turbo码的纠错码特性研究[J]. 曾素琼. 现代电子技术. 2005
标签：电信技术论文; 复杂度论文; 交织编码论文; 并行处理论文; 信道估计论文; 系统仿真论文; 序列模式论文; 编码序列论文; 迭代计算论文; 迭代模型论文; turbo码论文; ldpc码论文; ldpc论文; 算法论文;