章宁琳[1]2003年在《体Si和SOI上高k介质材料研究和应用探索》文中认为SOI技术和高κ介质材料的研究是微电子领域发展的前沿课题，本文根据国家973项目，国家自然科学基金等国家任务的需要，开展了体Si和SOI上高κκ介质材料的制备、性能及其应用的研究，获得的主要结果如下： 采用超高真空电子束蒸发法制得了非晶态的，成分深度分布均一的ZrO_2薄膜。该薄膜具有较好的热稳定性，在O_2气氛中快速退火温度不高于600℃时，ZrO_2／Si界面陡直，没有界面产物，且薄膜非晶结构能够保持稳定。但当退火温度高达700℃以上时，ZrO_2薄膜由非晶态转变为非晶态和多晶态的混合状态，并且在ZrO_2／Si界面处开始出现界面产物。 采用准分子脉冲激光沉积法制备了ZrO_2薄膜，研究了衬底温度对薄膜表面形貌，表面粗糙度以及I-V特性的影响。发现制备薄膜的衬底温度对其I-V特性有很大的影响。但是由于用于制备薄膜的PLD靶是经过高温烧结的靶，其结构为多晶，所以采用该方法制备的薄膜在较低的衬底温度下就发生结晶现象。 首次采用超高真空电子束蒸发法在超薄顶层硅SOI衬底上制备了ZrO_2薄膜，研究了其与SOI顶层硅之间的界面稳定性。同样发现超薄顶层硅SOI衬底上ZrO_2薄膜的非晶微结构稳定性良好，其在O_2氛中以500-700℃快速退火300s仍能保持非晶态。但当退火温度达到700℃时，在ZrO_2薄膜和SOI衬底的顶层硅界面处出现化学成分可能为ZrSi_xO_y的界面产物。该界面产物有利于降低ZrO_2薄膜和SOI衬底的顶层硅之间的界面态密度。 首次采用超高真空电子束蒸发法在超薄SOI衬底上制备了ZrO_2／Al_2O_3和Al_2O_3／ZrO_2／Al_2O_3高κ纳米厚度的栅叠层结构，深入研究了该结构的、全耗尽SOI MOS电容结构的高频C-V性能。因为在ZrO_2和Si之间不可避免的会有一层界面氧化物，Al_2O_3的优点是它在Si上非常稳定，因此结合ZrO_2和Al_2O_3这两种材料的优势形成纳米厚度的栅迭层结构。研究表明全耗尽SOI MOS电容的高频C-V特性由少子决定的。在反型区，栅电容随着栅偏压的增加而降低，这是由于实验条件下SOI MOS电容的内部串联电阻很高，串联电阻是决 满要.定高频C一V特性主要的和唯一的因素。同时随着频率的增高，积累区栅电容也随之增加，这是由于在更高频率下，内部串联电阻对高频C一V特性的影响更加显着，因为频率越高MOS电容的阻抗越低的原因。 采用二维模拟软件Medici对以ZrO:为栅介质的体硅MOS器件和501 MOS器件的性能进行了模拟。系统模拟了以ZrO:为栅介质的体硅MOS器件和常规MOS器件性能对比，以及ZrO:为栅介质的501 MOS器件的性能与常规501 MOS器件性能的对比。模拟结果将为高K介质材料的应用提供参考。 自主设计了501基二维光子晶体波导具体制备工艺。对该波导进行了初步的理论计算，发现在501基底上，以顶层硅和空气孔形成的二维光子晶体，对于叁角晶格周期结构，当r/a为0.4和0.45时，TE和TM光子带隙在约化频率(。a/2二C)为0.413一0.464区间内均出现重迭，形成二维光子带隙。设计了H、He共注入，采用Smart一Cut工艺双埋层501基底的制备流程和具体参数。设计了以顶层硅和空气孔形成的二维光子晶体波导，以及在空气孔中填充高K介质材料形成具有不同光子带隙的二维光子晶体波导的具体制备工艺。
赵正平[2]2014年在《叁维晶体管和后CMOS器件的进展》文中指出2012年当量产的集成电路的特征尺寸进入22 nm时,叁维晶体管新结构成为纳电子发展的主流,标志纳电子学的发展由应力Si时代进入叁维晶体管时代。介绍了多栅晶体管的发展过程,包括双栅、鳍栅、Pi型栅、Ω型栅、三栅和环形栅等FET关键技术的突破和由于栅极控制沟道电子能力增加而导致的器件性能的改善。同时,还介绍了后CMOS器件的新进展,包含InGaAs n沟道鳍栅FET、环栅纳米线FET、Ge n/p沟道鳍栅FET、碳纳米管FET、石墨烯FET、隧穿FET、单电子晶体管和自旋电子学等,以及后CMOS器件的评定和终结CMOS器件模型。
王晓艳[3]2012年在《应变Si载流子迁移率研究》文中提出随着Si基器件特征尺寸减小、电路集成度和复杂性增强，出现的一系列涉及材料、器件物理、器件结构和工艺技术等方面的新问题，以及由此所带来的一些寄生效应（如漏电流增大、短沟道效应严重、热载流子效应和迁移率退化等）严重影响了器件和电路性能的提升。Si基应变技术能够提高载流子迁移率和器件性能，与传统Si工艺兼容，是当前国内外关注的研究领域和发展重点。迁移率是材料和器件的重要物理参数之一，对应变Si器件研究与设计具有极其重要的理论价值。目前，研究迁移率所采用的经验、半经验公式基于实验数据确定拟合参数，精确度高；Monte Carlo方法基于对粒子运动的微观描述，其核心是用随机数处理和散射相联系的随机过程。经验、半经验公式和Monte Carlo方法对应变Si迁移率增强机理体现不明显，本文建立的迁移率解析模型着眼于应变对Si材料性能的改变，物理意义明显，侧重研究应变Si载流子迁移率增强机理。本文重点研究应变Si载流子散射几率和迁移率，所建模型适用于任意晶面任意晶向、不同应力类型（双轴/单轴、张应力/压应力），可为应变Si新结构器件提供设计依据。主要研究工作和成果如下：1.建立考虑横向电势分布，包含短沟道效应的应变Si器件二维阈值电压模型，求解过程中纵坐标原点选在耗尽层边界，降低了计算复杂度；所建阈值电压模型精确度高，注重物理建模过程。依据所得结果分析弛豫SiGe虚拟衬底中锗组分、沟道长度、漏电压对阈值电压的影响，得到漏致势垒降低（DIBL）效应对小尺寸应变Si器件阈值电压的影响。研究结果发现应变对Si器件性能的影响主要体现于沟道材料性能参数的改变，所以沟道材料性能的提高对器件性能的改进起着关键作用。2.基于费米黄金法则和玻尔兹曼方程碰撞项，利用弛豫时间近似求解弹性散射、非弹性散射几率，依此建立电子/空穴的离化杂质散射、声学声子散射和谷间散射/非极性光学声子散射几率模型，并根据所建模型以生长在(001)SiGe衬底上的应变Si为例，研究分析双轴张应变Si电子/空穴散射几率，为应变Si电子和空穴迁移率研究奠定基础。3.基于电子散射几率模型，考虑电子的能量问题，建立关于平均动量弛豫时间的电子迁移率模型。以常用的(001)、(110)、(111)晶面为例，根据形变势理论研究双轴应变Si导带各能谷能级的移动、分裂情况，在此基础上得到电子能谷占有率，最后按照所建电子迁移率模型获得(001)、(110)、(111)晶面应变Si平行生长面两个垂直晶向和垂直生长面晶向在不同锗组分下，电子迁移率随杂质浓度的变化情况。结果表明张应变提高电子迁移率，压应变降低电子迁移率。4.空穴迁移率的提高对PMOS器件性能提高意义重大，因此对CMOS器件性能提高至关重要。本文考虑空穴能量及价带空穴占有率建立应变Si空穴迁移率模型，以常用的(001)、(110)、(111)晶面为例研究平行生长面的张应变Si和垂直生长面的压应变Si空穴迁移率，结果表明张应变能使空穴迁移率提高，压应变使空穴迁移率提高更大，从材料性能方面为PMOS器件设计提供设计依据。
毛丹枫[4]2017年在《超薄Si过渡层制备绝缘体上Ge(GOI)材料研究》文中研究表明与Si材料相比,Ge材料具有更高的的电子和空穴迁移率,在1.3-1.5 μm通信通信波段具有更高的吸收系数。此外,Ge工艺与现如今成熟的Si工艺相互兼容,Ge与GaAs晶格失配极小(～0.07%),可用作于制备Ⅲ-Ⅴ族器件的外延平台,这使得Ge材料成为了下一代高性能微电子和光电子器件的理想候选材料。然而,Ge器件容易产生更大的漏电流,其尺寸进一步减小容易导致小尺寸效应。绝缘体上锗(Germanium-on-Insulator,GOI)材料具有Ge材料的优势和绝缘体上硅(Silicon-on-Insulator,SOI)的结构优点,可以很好地解决体Ge器件的不足。通过Ge-Si02直接晶片键合可以获得低位错密度的GOI材料,但由于Ge表面亲水性处理较为困难及Ge表面氧化物(GeOx)的不稳定性,在低温下(≦400 ℃),采用Ge-Si02晶片直接键合技术得到的GOI键合强度通常较低,键合界面容易产生空洞和气泡,而且由于GeOx的存在,导致Ge/Si02界面具有较高的界面态,这对于后期器件制备是不利的。本文通过在Ge上生长超薄Si薄膜(Si/Ge),增强了表面亲水性,同时抑制了 GeOx的生成,然后通过Ge/Si-Si02键合制备了键合质量较高的GOI材料。论文的主要工作内容和创新点如下:1、研究了超高真空化学气相沉积系统(UHV/CVD)生长的lnm超薄Si薄膜(Si/Ge)在实现Ge/Si-Si02键合中的作用。XPS测试结果表明,超薄Si的引入有效地抑制了 GeOx的形成,这使得在退火后(400 ℃),由GeOx分解引起的空洞基本上消失了。在氨水溶液处理后,接触角测试表明Si/Ge表面亲水性比Ge表面更好,因此,在400 ℃退火后,Ge/Si-Si02键合中形成的Si-O-Si键数量多于在Ge-SiO2键合中的Ge-O-Si键数,此外由于Si-O-Si键的强度大于Ge-O-Si键的强度,这些最终导致Ge/Si-Si02键合强度(4.39MPa)远大于Ge-Si02键合强度(0.91 MPa)。2、研究了磁控溅射生长的不同厚度(2 nm、5 nm、10 nm)超薄Si薄膜(Si/Ge)在实现Ge/Si-Si02键合中的作用。接触角测试表明Si/Ge表面亲水性较Ge表面亲水性更好,而且随着超薄Si厚度的增大,Si/Ge表面亲水性先变好,然后基本维持不变。由于Si/Ge表面具有更好的亲水性,因此在250 ℃低温退火后,Ge/Si-Si02键合片的键合强度大于Ge-Si02键合片键合强度(1.2MPa),其中5nm厚的超薄Si的Ge/Si-SiO2键合片的键合强度最大,为3.9 MPa,而且其键合界面基本无空洞出现。3、探索了键合片顶层Ge的减薄工艺以及对GOI材料做了相关电学表征。首先采用机械研磨法将顶层Ge从170μm 减薄到40 μm,减薄后的Ge层仍然十分完整,仅一小部分边缘Ge层脱落。随后两步化学机械抛光(CMP)使得GOI表面RMS粗糙度降低到0.39nm。最后采用(H2O2:H3PO4:H2O=1:6:10)溶液将GOI顶层Ge厚度减薄到了 0.5～1 μm,腐蚀后的GOI表面仍然十分平整,仅有少量较小的腐蚀坑出现。霍尔测试结果表明GOI具有良好的空穴迁移率(460 cm2/V s),与体Ge的迁移率(523 cm2/Vs)相差不大。GOIPseudo-MOSFET具有晶体管特性,但由于GOI顶层Ge太厚,导致GOI Pseudo-MOSFET处于部分耗尽状态。
参考文献：
[1]. 体Si和SOI上高k介质材料研究和应用探索[D]. 章宁琳. 中国科学院研究生院（上海微系统与信息技术研究所）. 2003
[2]. 叁维晶体管和后CMOS器件的进展[J]. 赵正平. 微纳电子技术. 2014
[3]. 应变Si载流子迁移率研究[D]. 王晓艳. 西安电子科技大学. 2012
[4]. 超薄Si过渡层制备绝缘体上Ge(GOI)材料研究[D]. 毛丹枫. 厦门大学. 2017