肖志强[1]2011年在《SOI器件电离总剂量辐射特性研究》文中指出SOI(Silicon-on-insulator)技术已经得到了广泛应用,被国际上公认为“二十一世纪的硅集成电路技术”,抗辐射领域是SOI技术最初、最重要的应用领域,依然保持着持续的发展。本文对低压SOI CMOS、高压SOI CMOS和SOI SONOS EEPROM共叁种器件的总剂量辐射特性进行了深入研究,提出了基于SOI的抗辐射SONOS EEPROM器件和抗辐射100V高压CMOS器件。研究成果为抗辐射SOI电路的研制奠定了良好的基础,部分成果已经得到实际应用。主要研究内容包括:本文研究了全耗尽和部分耗尽SOI CMOS器件的特性、关键工艺及器件模型建立要点,研究了部分耗尽SOI CMOS器件的电离总剂量辐射效应和数值仿真,开发了SOI CMOS工艺加固技术。本文给出了SOI CMOS器件体接触效果与版图尺寸间的关系,对抗辐射SOI电路的设计有实际的指导意义。通过对SOI器件模型的研究,解决了SOI建模中的关键技术问题—浮体效应和自加热效应参数的提取问题,建立的模型能够反应出SOI器件特有的浮体效应和自加热效应。本文对器件不同场区介质的抗总剂量辐射性能进行了研究,发现某些介质具有很强的抗辐射能力,分析认为这和介质内的缺陷结构有关,这些缺陷结构起到电子陷阱中心的作用;研究发现对背栅的加固固然能够提高器件的抗总剂量辐射能力,但同时会影响到器件前栅的特性。采用本文介绍的SOI CMOS工艺抗辐射加固技术加工的SOI SRAM电路,其抗总剂量辐射能力达到500K rad(Si)以上。本文提出了采用100V/5V高低压兼容SOI CMOS集成电路工艺制造的抗辐射100V SOI高压CMOS器件,并对它的总剂量辐射特性展开了研究,给出了不同结构、不同辐射偏置下高压器件的阈值电压、泄漏电流与辐射剂量的变化关系。研究结果表明,SOI高压nLDMOS在100K rad (Si)辐射后最小阈值电压漂移为0.1V, SOI高压pLDMOS在100K rad (Si)辐射后最小阈值电压漂移为2.49V;SOI高压nLDMOS在1 Mrad (Si)辐射后最小阈值电压漂移为0.64V, SOI高压pLDMOS在1 Mrad (Si)辐射后最小阈值电压漂移为5.4V,器件在总剂量1M rad (Si)辐射后没有观察到明显漏电。随着沟道长度的减小,高压器件抗总剂量辐射能力减弱。本文提出了抗辐射SOI SONOS EEPROM器件,从半导体器件物理和能带理论的角度分析了SOI SONOS EEPROM器件在辐射环境下的工作和失效过程。制备出体硅单层多晶EEPROM、SOI单层多晶EEPROM和SOI SONOS EEPROM共3种结构的EEPROM,并开展了辐射实验研究。研究发现,SOI SONOS EEPROM的阈值电压在经首次辐射后变化平缓,当总剂量达到300 Krad(Si)时,该器件仍然保持2.3V的阈值电压窗口,较初始状态阈值电压减小34%,较首次经辐射时的阈值电压减小8%。说明基于SOI技术的SONOS EEPROM具有良好的抗总剂量辐射能力,并且在SOI材料上制造出的SONOS EEPROM器件又能发挥SOI器件的天然抗单粒子优势,研究成果为抗辐射EEPROM电路中的存储单元结构选取提供了技术基础,SOI SONOS EEPROM器件可应用于空间领域。
柏倩倩[2]2015年在《FinFET SRAM总剂量效应研究》文中指出SRAM是航天电子系统中关键的辐射敏感芯片。当前,CMOS集成电路工艺已推进到16nm,器件结构演变为叁栅结构的FinFET,由于器件结构发生了显着变化,其辐射效应也不同于平面栅结构的MOSFET,开展基于FinFET的SRAM辐射效应研究十分必要。论文从总剂量效应损伤机理出发,采用Sentaurus TCAD软件,建立了FinFET器件叁维模型,开展了FinFET器件总剂量效应仿真分析,并同平面结构MOSFET的总剂量效应仿真结果进行了对比,结果表明FinFET器件抗总剂量的水平优于普通MOS器件。以器件级仿真结果为基础,采用Candence软件工具,开展了SRAM中存储单元、读出放大电路等敏感电路的仿真分析,获得了敏感电路的电学性能变化和漏电流变化;以电路仿真结果为基础,分析总结了SRAM芯片的最劣偏置状态,依据GJB-548B方法中的1019.2试验标准,提出了针对FinFET SRAM芯片总剂量效应试验方案,给出了实验流程,探讨了当前可采用的实验装置开发策略。论文获得的主要研究成果有:1.FinFET器件的抗总剂量水平优于MOS器件,其抗总剂量水平可以达到480Krad(SiO_2);2.在FinFET SRAM总剂量试验中,需要重点关注总剂量辐射下存储阵列和灵敏放大器的电学参数和功能参数变化情况;3.创新性提出了FinFET SRAM总剂量效应试验方案,并针对该方案给出了FinFET SRAM总剂量试验流程,初步探讨了总剂量试验的试验系统。
朱小锋, 周开明, 徐曦[3]2005年在《剂量率对MOS器件总剂量辐射性能的影响》文中指出对3种MOS器件在不同模拟源的两种辐照剂量率下进行辐照实验,研究了MOSFET阈值电压随辐射剂量及剂量率的变化关系。对实验结果进行了分析讨论。试验表明:在相同辐射剂量下,低剂量率辐照损伤比高剂量率大。
林青[4]2004年在《SOI器件的物理效应模拟及其抗总剂量辐射加固技术的研究》文中研究表明SOI技术的研究是微电子领域发展的前沿课题，SOI电路具有高速、低压、低功耗、抗辐照、耐高温等优点，被誉为“21世纪的硅集成电路技术”。本论文根据国家973项目、国家自然科学基金项目、军工预研项目等国家任务的需要，开展了SOI自加热效应及抗总剂量辐射加固技术的研究，获得的主要结果如下： 初步建立了SOI器件的温度分布模型，对产生自加热效应的机理进行了探讨性的研究，并采用MEDICI数值模拟的方法，对影响SOI器件自加热效应的各参数进行了提取，从理论上证明了，MOS／SOI各参数对SOI器件的自加热效应都有较大的影响，其中，顶层Si膜或氧化埋层厚度越大，自加热效应对器件性能的影响越严重，反之则影响越小；沟道区掺杂浓度越大，自加热效应对器件性能的影响越小，反之则影响越严重；源漏区掺杂浓度越大，自加热效应对器件性能的影响越严重，反之则影响越小。根据这些模拟结果，我们在进行SOI器件设计时，在适当满足其它要求的情况下，可以通过优化器件参数来有效降低自加热效应对器件性能的影响。 为了有效抑制或降低SOI器件的自加热效应，我们结合国内外最新研究结果，提出了几种新型SOI结构材料，尤其率先提出了以SiO_2／Si_3N_4／SiO_2为埋层的叁明治夹心SOI结构，并采用器件模拟的方法直观地证明了这几种新型结构可以有效地抑制SOI器件的自加热效应。 SOI独特的结构虽然使它具有良好的抗瞬时辐射的性能，但也由于它具有多个Si／SiO_2界面，导致SOI器件和电路对总剂量辐射相当敏感。我们率先模拟研究了NMOFET／SOI总剂量辐射效应的机理，并从理论上证实了，通过对器件参数进行优化，可以有效提高SOI器件抗辐射加固性能。 为提高SOI器件和电路抗总剂量辐射加固性能，我们与中国科学院北京半导体摘要所合作，从材料加固的角度出发，提出了采用F离子注入的方法，以改善SIMOX/S 01材料抗总剂量辐射的性能，从而提高501器件和电路抗总剂量辐射性能。在这一部分研究中，我们提出了将F离子注入到标准SIMOX材料的顶层Si和氧化埋层这两种加固工艺。然后，将注过F离子的SIMOX/SOI片子和作为对比片的标准SIMO刀501片子在同一工艺线上流片，接着对流片后所得到的NMOS/SOI进行了辐射前后的电学性能测试。在测试过程中，因为实验条件所限，我们自主设计并制备了辐射加压偏置。从测试结果可以证明，适当能量和剂量的F离子引入可以有效地提高501器件抗总剂量辐射性能。这种采用F离子注入SIMOX材料来提高501器件和电路抗总剂量辐射加固性能的方法，在国内是首次的，在国外也鲜有报道。 结合我所二十年来501技术的研究，我们提出了采用N十、O+共注入制备SIMON/SOI来提高501材料与器件抗总剂量辐射性能的方法，不仅从理论上模拟研究了N十、O+共注入工艺，而且与其他研究人员合作，采用离子注入的方法，获得了这种结构材料，模拟数据和实验结果相当吻合。
张铭[5]2018年在《基于0.18um和65nm商用CMOS工艺的热载流子注入效应研究》文中研究表明互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor,简写为CMOS)是集成电路行业的基石,其可靠性问题一直都是业界关注的焦点。MOS器件工艺进入深亚微米节点之后,栅氧厚度和沟道长度大幅度减小,而器件的工作电压却没有等比例缩小,使得沟道区横向与纵向电场变得更大,热载流子注入问题变得越来越严重。其中,由于电子迁移率较空穴更高,NMOS器件的热载流子注入效应较PMOS器件也更严重。基于以上背景,本文围绕NMOS器件的热载流子注入效应进行研究。本文基于业界大规模使用的0.18μm CMOS工艺以及65nm CMOS工艺设计了热载流子注入效应测试结构;基于设计制造完成的测试结构,以I-V特性测试法为基础,设置了热载流子注入测试流程,搭建测试平台,E完成热载流子注入效应的自动化测试;经过试验验证,测试平台稳定可靠,能够完整地完成NMOS器件热载流子注入效应的试验研究。对于0.18μm工艺NMOS器件,研究了热载流子注入效应对器件I_d-V_g曲线,阈值电压,饱和漏极电流,跨导的影响。进行了NMOS器件热载流子寿命预测,证明器件寿命能够达到直流应力条件下10年的寿命要求。对环栅器件和直栅器件的热载流子退化效应进行了对比研究,结果表明环栅NMOS器件(环内为NMOS管的栅极)的热载流子退化程度低于直栅器件。在65nm CMOS工艺节点,热载流子效应的应力施加条件与长沟道器件不同,其注入最劣偏置由漏极雪崩热载流子(Drain Avalanche Hot Carrier,DAHC)偏置变为沟道热载流子(Channel Hot Carrier,CHC)偏置,在我们的研究中也得到体现。除此之外,温度对NMOS器件的热载流子退化的影响也与长沟道器件不同。本文试验表明,在65nm工艺中,高温条件下热载流子退化问题更严重。此外,当CMOS集成电路应用在航天、军事和高能物理等辐射环境中时,会受到辐射效应和热载流子效应的同时影响,因此研究辐射效应与热载流子效应的相互影响很有意义。本文研究了总剂量辐射对65nm NMOS器件的影响,结果表明由于器件氧化层中缺陷密度低以及栅氧厚度薄,直到2 Mrad(Si),NMOS器件由于总剂量辐射引起的性能退化并不显着。但是经过辐射的器件的热载流子退化明显高于未经辐射的器件,表明了总剂量辐照对热载流子退化的加速作用。对比了直栅器件与环栅器件在总剂量辐射之后的热载流子退化情况,结果表明总剂量辐射之后,环栅器件的热载流子退化程度较低。对比了不同辐照偏置对NMOS器件热载流子退化的影响,结果表明最劣辐照偏置会使器件在热载流子注入时有更严重的参数漂移。
李念龙[6]2013年在《微弱电流信号读出电路的MOS晶体管辐射加固研究》文中研究指明高性能的微弱信号读出电路因红外焦平面阵列的广泛应用愈凸显出其重要性，其由于常常工作于总剂量辐射环境下受到总剂量辐射的影响而不能正常工作，因此需要对其进行抗总剂量辐射加固。为了大幅度节约成本，常常需要在标准商业生产线上进行抗辐射加固，而从版图设计角度采取抗辐射加固措施可以实现这一点。本文基于此研究了如何采取版图设计加固措施来实现微弱电流信号读出电路的抗总剂量辐射的加固。本文首先总结分析了MOS管的总剂量辐射效应以及MOS管的主要性能参数受到总剂量辐射后的变化，指出开关管在受到总剂量辐射后关态电流的增大使其成为了CTIA型读出电路中对总剂量辐射敏感的MOS管。其次，本文研究了几种已经得到实际应用的版图设计加固措施，讨论了它们的加固原理，并基于此提出了针对开关管的叁种抗总剂量辐射加固结构：环栅-P栅切割结构、“+”栅结构和I栅结构。然后，根据总剂量辐射对MOS管的实际影响结果，本文提出了利用TCAD提供的Insulator Fixed Charges模型实现对MOS管总剂量辐射效应的仿真，并利用实际仿真验证了所选模型的适用性。最后，利用TCAD软件对所提出的叁种加固结构的MOS管进行了辐射前后的仿真，由仿真结果可以看出叁种版图加固结构MOS管的泄漏电流和阈值电压在辐射前后的变化均明显小于未加固结构MOS管对应参数的变化(环栅-P栅切割结构MOS管在辐射后阈值电压发生正向漂移更加有利于抑制泄漏电流)。这证明了本文提出的环栅-P栅切割结构、“+”栅结构和I栅结构这叁种版图设计加固措施是具有抗总剂量辐射能力的。
谭开洲[7]2001年在《MOS器件总剂量辐射加固技术研究》文中提出卫星、核反应堆及其它长期工作在低剂量率的高能射线辐射条件下的MOS器件很容易因为辐射导致器件阈值电压漂移而失效，这需要从制造工艺和电路设计上考虑抗总剂量辐射加固的措施。 本文阐述了MOS器件及结构总剂量辐射效应及研究方法。讨论了SiO_2/Si界面系统中氧化物陷阱电荷(Not)和界面陷阱电荷(界面态Nit)的特性。 在SiO_2/Si系统氧化物陷阱和界面陷阱电荷有关理论基础上进行了54HC系列MOS门电路抗γ和x射线总剂量辐射工艺研究。对比了850℃ H-O合成栅氧化和1000℃干氧栅氧化以及900℃含HF的栅氧化方式在不同的热处理温度下，栅氧化层厚度为30-60nm范围内MOS器件的γ和x射线辐射总剂量效应，发现41nm的H-O合成栅氧化层和29nm的干氧栅氧化层的样品有较好的抗总剂量辐射效果。我们将研究结果应用于54HC10RH叁输入与非门电路的研制，在美军标MIL-M-38510条件下，达到2×10~6rad(Si)γ总剂量辐射加固水平，满足了用户的要求。 采用高电场应力方式对四端MOSFET的阈值电压受SiO_2/Si界面系统陷阱电荷的影响进行了研究，发现在正的高电场应力作用下，MOS器件阈值电压漂移与较高总剂量辐射时阈值电压漂移十分相似，可以作为一种定性的辐射评估手段。 根据SiO_2/Si界面系统陷阱电荷辐射变化规律，对CMOS简单逻辑门电路从电路设计角度上提出了一种总剂量辐射加固方法，给出的SPICE模拟结果表明这种方法在辐射引起N、PMOS管阈值电压分别漂移1V、0.8V条件下门电路的噪声容限基本不受影响。
侯蕴哲[8]2017年在《超结MOSFET的辐射效应的仿真与实验分析》文中研究表明超结MOSFET具有VDMOS的输入阻抗高、驱动电流低、开关速度快、热稳定性好、安全工作区宽等优点,同时缓解了击穿电压与导通电阻的矛盾关系。随着航空航天技术和核技术的快速发展,越来越多的电力电子器件应用在各种辐射环境中。辐射使得电力电子器件的性能发生退化,大大降低了可靠性和寿命。目前,功率VDMOS被广泛用于卫星等设备中。超结MOSFET作为一种电学特性较传统VDMOS有极大提升的电力电子器件,当替代传统VDMOS在航空航天领域的应用时,其辐射机制及其抗辐射加固的研究极为重要。本论文正是针对上述问题,以超结MOSFET及其辐射效应为主要的研究对象,对超结MOSFET的总剂量辐射效应和单粒子辐射效应进行了详尽的讨论和研究。主要内容为:1、研究超结MOSFET的总剂量辐射的辐射损伤机理及加固措施。仿真和实验研究表明:总剂量辐射对元胞的阈值电压影响很大,而对元胞的击穿电压和导通电阻基本无影响;当辐射剂量较小时,总剂量辐射对终端击穿电压影响较小,当辐射剂量逐渐增大,终端的击穿电压下降幅度明显。理论分析获得总剂量辐射的损伤机理主要为在氧化层中引入空间电荷和界面态,影响器件的电学特性。由于总剂量辐射在场氧化层中引入了空间电荷和界面态,影响了终端的电荷平衡,因此降低了终端击穿电压;同时在栅氧化层引入正的空间电荷,因此降低了超结MOSFET的阈值电压。在上述研究基础上提出了几种总剂量辐射加固措施。2、研究超结MOSFET的单粒子辐射的辐射损伤机理及加固措施。仿真研究验证了单粒子辐射的损伤机理主要为单粒子入射产生的电子空穴对诱发寄生叁极管导通,使得器件烧毁。仿真研究了当单粒子入射在不同位置时器件的抗辐射能力。在上述研究基础上提出了抗单粒子辐射加固措施。本文通过对超结MOSFET的总剂量辐射和单粒子辐射进行了理论分析,明确其辐射损伤机理,再通过仿真和实验研究验证,在此基础上提出了抗总剂量辐射和单粒子辐射加固措施。本文对以后的研究者提供了超结MOSFET的辐射理论指导及加固方向,对超结MOSFET的抗辐射加固具有重要的意义。
刘凡[9]2017年在《宇航用抗辐射关键模拟单元电路的研究与应用》文中提出为了适应航天技术和航空航天工业的飞速发展,打破欧美发达国家对我国宇航用抗辐射集成电路的禁运,迫切需要对该领域开展深入研究。模拟集成电路,例如电源管理、数据转换器等在宇航电子系统中具有重要作用,目前国内在宇航用抗辐射集成电路研究领域主要集中在工艺的抗辐射加固技术和数字集成电路的抗辐射加固技术,对抗辐射模拟集成电路研究较少,尤其是基于标准Foundry工艺的抗辐射模拟集成电路设计技术研究,本文将基于模拟集成电路常用的MOS工艺和双极工艺深入研究宇航环境对半导体器件的影响,重点研究在辐射导致的半导体器件性能退化的情况下,如何优化改进模拟集成电路中关键单元电路的结构与参数设计,并最终将这些技术用于抗辐射电源管理芯片中,主要研究内容分为五个部分。首先,从机理上深入研究了半导体MOS与双极器件在宇航辐射下性能参数退化的原因,然后基于某双极工艺、某MOS工艺流片了典型双极器件、MOS器件,并进行了总剂量试验,通过试验掌握一些典型半导体器件关键参数在总剂量辐射下的变化情况,为抗辐射关键模拟单元电路设计提供了有力的数据支撑。第二部分基于MOS工艺分析了常用关键模拟单元电路(包括带隙基准源、电平转换电路、振荡器)的工作原理,通过阈值电压飘移来定量阐述了宇航环境对模拟单元电路的影响,并提出了改进的抗辐射的单元电路结构,新的抗辐射带隙基准源在传统电路基础上增加一个与辐射相关的电流,能抑制辐射对带隙基准源精度的影响。通过试验或仿真发现,这些关键单元电路具有良好的抗辐射性能,可广泛应用于宇航环境之中。第叁部分基于双极工艺分析了常用关键模拟单元电路(包括带隙基准源、运放、比较器)的工作原理,通过电流增益衰减来定量阐述了宇航环境对模拟单元电路的影响,并提出了改进的抗辐射关键单元电路结构,新的抗辐射带隙基准源引入负反馈电阻,从而抑制辐射对带隙基准源精度的影响。而新的抗辐射运放引入β-helper电流镜结构,抑制辐射后的输入失调增大问题。通过试验或仿真发现,这些关键单元电路具有良好的抗辐射性能,可广泛应用于宇航环境之中。第四部分以集成高边开关管的Buck型DC-DC为研究对象,基于MOS工艺开展设计,结合第叁章中宇航用抗辐射CMOS关键模拟单元电路,从实现抗总剂量、抗单粒子、满足应用需求等方面入手,分析了DC-DC系统抗辐射设计方案及其单元电路中多个抗辐射关键技术,实现输入电压:5.5V~17V,输出可调:1.2V~12V,输出电流:5A,最高转换效率大于90%,抗总剂量大于100krad(Si),抗单粒子LET阈值大于75MeVcm~2/mg的宇航用高性能Buck型DC-DC核心芯片,并给出仿真和试验结果。第五部分针对大功率DC/DC电源模块的关键芯片PWM控制器抗辐射性能进行研究,基于双极工艺研究其主要参数的抗辐射性能,并进一步研究其内部关键单元电路与系统关键参数抗辐射水平的关系,并结合第四章宇航用抗辐射双极关键单元电路的技术开展辐射敏感单元、关键参数抗辐射设计等相应的措施,最终完成宇航用抗辐射开关电源控制器的设计与验证工作,实现抗总剂量大于100krad(Si),辐射后基准电压漂移3m V,振荡频率、负载调整率等关键指标基本无变化。
蔡俊, 傅义珠[10]2010年在《总剂量辐射对硅双极和MOS器件性能的影响》文中研究表明对比研究了总剂量辐射对硅微波功率双极器件、LDMOS器件、VDMOS器件以及常规功率VDMOS和抗辐射加固功率VDMOS器件电性能的影响,并分析了辐射后器件性能变化的原因,为抗辐射加固方法的改进和优化提供了基础。
参考文献：
[1]. SOI器件电离总剂量辐射特性研究[D]. 肖志强. 电子科技大学. 2011
[2]. FinFET SRAM总剂量效应研究[D]. 柏倩倩. 西安电子科技大学. 2015
[3]. 剂量率对MOS器件总剂量辐射性能的影响[J]. 朱小锋, 周开明, 徐曦. 核电子学与探测技术. 2005
[4]. SOI器件的物理效应模拟及其抗总剂量辐射加固技术的研究[D]. 林青. 中国科学院研究生院（上海微系统与信息技术研究所）. 2004
[5]. 基于0.18um和65nm商用CMOS工艺的热载流子注入效应研究[D]. 张铭. 电子科技大学. 2018
[6]. 微弱电流信号读出电路的MOS晶体管辐射加固研究[D]. 李念龙. 电子科技大学. 2013
[7]. MOS器件总剂量辐射加固技术研究[D]. 谭开洲. 电子科技大学. 2001
[8]. 超结MOSFET的辐射效应的仿真与实验分析[D]. 侯蕴哲. 电子科技大学. 2017
[9]. 宇航用抗辐射关键模拟单元电路的研究与应用[D]. 刘凡. 电子科技大学. 2017
[10]. 总剂量辐射对硅双极和MOS器件性能的影响[J]. 蔡俊, 傅义珠. 固体电子学研究与进展. 2010
标签：无线电电子学论文; mosfet论文; cmos论文; 辐射剂量论文; 阈值电压论文; 模拟电路论文; 电路仿真论文; 半导体论文; 载流子论文; eeprom论文; cmos电路论文;