魏洪川[1]2003年在《超大规模集成电路中寄生电容的提取和快速解法研究》文中提出近年来,随着深亚微米工艺的发展,互连寄生效应已成为制约电路延迟、功耗以及可靠性等多项性能的重要因素。因此,在高性能的超大规模集成电路设计中,一个快速精确的互连寄生参数提取工具具有关键意义。本文针对在多介质寄生电容提取中采用边界元素法处理内部不含导体的空心介质时往往引起较大误差的情况,引入了有限差分方法,对内部含有导体的介质仍采用边界元素法计算,而对内部不含导体的空心介质改为采用有限差分法进行处理,将两种方法耦合起来进行计算,结果表明精度有明显提高。集成电路密度和规模的不断提高对寄生电容提取的精度和速度提出了越来越高的要求,边界元素法所得到的线性方程系数矩阵为块稠密矩阵,迭代求解方程占去整个时间开销的绝大多数,需要寻找合适的预条件方法来降低迭代次数,减少求解时间。本文对一种GMRES预条件算法做出修改并应用于实际计算中。两个具体算例的理论分析和大量实际算例的计算表明,这种预条件方法可以降低方程的迭代次数约30%,明显减少方程求解时间。
朱恒亮[2]2009年在《纳米工艺集成电路的互连线寄生电容参数提取》文中研究指明作为有史以来发展最为快速的工业之一，半导体工业的进步依赖于不断缩小的特征尺寸以及由此获得的器件性能的快速提高和芯片集成度的指数增长。然而，特征尺寸不断缩小的步伐给集成电路设计带来了新的挑战。正是因为这样，集成电路设计工具及方法学才需要不停的改进，以使得设计者能够解决不停出现的新问题。上世纪之末，集成电路设计是以互连线为中心的，这主要是由于在深亚微米设计中，互连线成为决定电路性能和可靠性的决定性因素。包括串扰噪声、IR-drop以及耦合导致的延迟偏差在内的信号完整性问题变得越来越严重，这很大程度上是因为集成电路内互连线结构变得复杂、电路密度增大导致互连线的寄生效应变得越来越严重。这个世纪之初至今，特征尺寸的不断缩小已经开始接近它的物理极限，工艺参数偏差成为集成电路设计和制造的主要挑战之一。如今，集成电路工艺到达45nm节点，随着亚波长光刻和化学机械抛光等复杂纳米工艺的普遍采用，越来越严重的工艺参数偏差造成了集成电路成品率的快速恶化。成品率问题已成为纳米集成电路设计的致命性瓶颈问题。电路设计和制造将不能再被分离开来，集成电路设计正进入可制造性设计与成品率驱动设计(DFM／DFY)的新时代。对于主宰电路性能的互连线来说，我们不仅需要对其清确的建模以考虑互连线的寄生效应，而且也需要在建模的过程中考虑由于纳米制造工艺造成的互连线几何参数的偏差。为了这一目的，几何参数偏差驱动的互连线寄生参数提取为设计者提供了互连线的准确的偏差模型，是DFM／DFY的一个关键核心技术。许多其他纳米集成电路设计技术，例如统计的静态时序分析，依赖于这一模型来分析工艺参数偏差下互连线电路的时序与性能。几何参数偏差驱动的寄生参数提取的主要难点在于几何参数偏差的随机性以及由此决定的参数提取的随机问题。本论义主要研究几何参数偏差驱动的寄生电容参数提取问题，并提出两个随机配置方法用于求解寄生电容提取的随机问题。作为随机谱方法的一种，随机配置方法对于求解随机偏微分方程具有最优(指数)收敛的特性，这使得随机配置方法对于求解工艺偏差下的随机问题具有很好的应用前景。本文的主要贡献在于：1)基于几何参数偏差满足高斯随机分布的假设，提出一个用于几何参数驱动奇生电容提取的随机配置方法；2)以及对于实测几何参数偏差具有任意随机分布具有最优(指数)收敛特性的广义随机配置方法。相关的工作发表在IEEE DATE国际会议上，该工作首次将随机配置方法应用到寄生参数提取问题，在接下来的一年里，清华大学、加州大学河滨分校以及麻省理工大学都在此文章的基础上提出了各自的随机谱方法。相比于已有的方法，本文提出的随机配置方法(SCM)与广义随机配置方法(gSCM)具有以下的优点：1)相比于已有的寄生电容提取的扰动方法，本文提出的随机配置方法对于求解电容提取的随机问题具有最优(指数)收敛的特性。扰动方法由美国威斯康星大学麦迪逊分校于ICCAD'2005上提出，该方法基于泰勒展开。众所周知，对于较大的偏差，扰动法无法保证解的收敛性。数值结果也清晰的说明二阶扰动方法相比于一阶扰动方法在精度上的提高并不明显，另一方面，一阶随机配置方法(SCM)具有与二阶扰动方法相当的精度。2)扰动方法中使用的主元分析方法包含了对特征值问题的求解，当面元个数较大时，主元分析方法占据了主要的计算时间。本文提出的随机配置方法(SCM)采用K-L展开方法，该方法利用更为有效的数值方法解决了这一瓶颈问题。3)随机配置方法(SCM)和广义随机配置方法(gSCM)分别使用稀疏网格数值积分公式与广义稀疏网格数值积分公式来构造随机空间的配置点。稀疏网格被视为“高维空间的恩赐”，它避免了直接张量积方法中配置点个数随维度呈指数增长的问题、相比于蒙特卡罗方法在计算时间上有数量级的降低。4)随机配置方法的一个优势是它将随机问题转化为配置点上的确定性问题。本文提出了一个基于最小生成树的重用策略，该策略有助于配置点上的初值选取与预条件矩阵的构造，从而更进一步的提高了计算效率。5)需要注意到的是随机配置方法的最优(指数)收敛特性很大程度上取决于随机正交多项式的正交性。基于几何参数满足高斯随机分布的假设，随机配置方法采用Hermite多项式，然而，实测的几何参数偏差并不具有高斯随机分布的特性，这严重的影响了随机配置方法(SCM)最优(指数)收敛的特性。为了达到随机谱方法的指数收敛特性，本文提出了广义随机配置方法(gSCM)用于考虑实测几何参数偏差具有任意随机分布的寄生电容提取。该算法可以以实测的几何参数偏差数据为输入，自动构造相应的广义随机正交多项式与广义稀疏网格。数值实验表明，对于具有任意随机分布的几何参数偏差，广义随机配置方法可以自动获得最优(指数)的收敛特性。
邓俊勇[3]2011年在《深亚微米芯片设计中的电源完整性相关问题研究》文中认为随着现代芯片设计逐步进入超深亚微米设计阶段,芯片的器件密度越来越大、工作频率越来越高,芯片电源网格的噪声越来越大。电源网格的过大噪声不但能引起功能逻辑上的问题,而且可能由于电流分配的不均匀而严重影响芯片的寿命。因此,在超深亚微米芯片的电源网格设计中,对芯片电源网格噪声的分析以及电源网格设计的优化越来越重要。本文研究主要集中于芯片电源完整性相关议题。芯片电源网格由于规模及复杂度较大,其建模、分析及优化都具有挑战性。本文在分析已有相关算法的基础上,提出了一些新的建模、分析及优化算法,在内容上主要涉及以下几个方面：芯片电源网格互连线建模算法,芯片电源网格快速仿真算法,电源Pads及去耦电容的优化放置算法,芯片电源网格简化模型构建算法以及芯片电源完整性分析软件设计探索,主要贡献如下：1)分析了电源网格寄生参数以及晶体管级模型对电源网格噪声的影响,提出了一种新的基于表查找和有限回流路径的芯片局部有效电感提取算法,并从效率和精度方面验证了该算法的优越性。2)针对分析整个网络时随机行走算法效率不高,提出了一种改进的随机行走算法。改进后的算法在分析整个电源网格时能在保持一定精度的前提下,比原有算法效率提高10倍左右。以此方法为预优算法,提出了一种基于随机行走算法预优的高斯-赛德尔迭代算法,该算法比基于不完全平方分解的共轭梯度法具有将近5倍提速,且具有易于并行实现、并行效率高等优点。3)提出了一种基于随机行走算法的电源pads分配算法。该算法能在给定pads数量或者最大允许压降时准确、有效地确定接近最优化的pads位置或者数量。4)提出了一种基于诺顿等效电路的芯片电源网格模型简化算法。该算法首先用本文提出的快速Y参数提取方法求取芯片电源网格端口间Y参数,然后用矢量拟合算法求解电源网格无源模型的等效电路,最后用随机行走算法求解端口电流源模型,从而构建出精简的芯片电源网格简化模型。仿真实验验证了该算法的精度以及高效性。该模型能用于芯片-封装-PCB电源分配网络的协同设计与优化。5)提出了一种考虑芯片-封装谐振效应的芯片去耦电容优化算法,该算法首先利用电源网格模型简化算法并结合封装模型,求得引起电源网格最大噪声的器件切换模式,然后结合随机行走算法对电源网格去耦电容进行分块优化,从而保证在精度与效率上都使得该算法能应用于全芯片优化。6)探索基于图形界面的电源完整性分析工具设计,并基于本文相关算法设计了一款功能相对完整的芯片电源完整性分析软件—IC P/G Simulator。
朱恒亮, 曾璇, 崔涛, 严昌浩, 张林波[4]2016年在《纳米集成电路互连线建模和光刻仿真中的大规模并行计算方法》文中研究表明集成电路规模庞大、结构复杂,随着集成电路制造工艺进入纳米尺度,复杂制造工艺中的工艺波动严重影响电路性能,给集成电路设计带来了巨大的挑战.集成电路互连线建模与光刻仿真涉及大规模Maxwell方程的数值求解,计算复杂度高、规模庞大.本文主要综述了在973项目资助下,基于中国科学院科学与工程计算国家重点实验室陈志明教授提出的并行自适应有限元理论及大规模并行计算平台PHG发展的纳米集成电路互连线建模和光刻仿真的大规模并行计算方法.在集成电路互连线建模方面,一方面,综述了寄生电容参数提取的并行自适应有限元方法 ParAFEMCap,该方法实现了可以在上百乃至上千CPU核上运行的并行寄生电容提取,在1536 CPU核计算平台上达到75.7%左右的并行效率;另一方面,综述了一种结合边界元法和随机法的混合算法BIE-WOS,用于导体或介质面电荷密度计算,该方法具有随机法天然并行性的优势,易于实现大规模并行计算,本文进一步在5120核计算平台上验证了算法近似线性的并行加速比.在光刻仿真方面,基于自适应有限元计算框架(PHG)提出了集成电路光刻的并行自适应仿真方法,采用各项异性的单轴完美匹配层方法处理散射边界条件.
张瑛[5]2007年在《VLSI中互连线工艺变化的若干问题研究》文中认为随着超大规模集成电路制造业的飞速发展，互连线的工艺变化问题已成为影响集成电路设计与制造的重要因素。目前对于该问题的分析方法一般都采用互连线的等效集总模型，这在一定程度上减小了问题的复杂性，简化了分析过程。但互连线的等效集总模型毕竟只是互连线的一种近似，而这种近似的代价却是精度的损失。本文着重研究超大规模集成电路中互连线的工艺变化问题，以互连线的分布参数模型为基础，展开了互连线工艺变化对其寄生分布参数影响的研究，并从互连线的瞬态响应、正弦稳态响应、延迟度量以及ABCD传输矩阵等方面探讨了工艺变化对互连线传输性能的影响。其主要研究工作为：对互连线电容参数提取的有限元方法进行了具体推导，并通过数值算例比较了电容参数提取的叁种场区解法(有限差分法、有限元法和测度不变方程法)的计算复杂性、计算速度和计算精度。为计算因导体尺寸微小变化而导致的电容参数的变化，通过对电势表达式进行拉格朗日展开提出了非均匀网格精确计算方法，该方法不改变电场求解的代数方程组规模，而能够快速、稳定地获得较高精度的电容参数。针对互连线电容参数场区提取方法中的角点奇异性问题，给出了角点附近区域电势分布的数学模型，通过采用有限级数逼近该数学模型的解析解，提出了一种新的导体电量计算方法，并进行了级数逼近的误差分析。该算法克服了邓肯矫正需要选择角点积分区域的不足，有效地校正了导体角点奇异性引起的电容参数提取的计算误差，且计算精度与稳定性都比较好。基于电报方程建立了互连线的随机模型，结合精细积分算法与蒙特卡洛方法分析了该互连线随机模型的瞬态响应，通过对模型输出信号的正态性进行偏度-峰度检验给出了最差情况估计。对于正弦激励情况，利用伊藤公式推导出无耗互连线相应的随机微分方程解的一阶矩的解析形式，给出了二阶矩的数值计算方法，最后估计出输出信号振幅与相移的上下界。基于Elmore延迟度量提出了工艺变化下的互连延迟估计式。对于工艺参数变化量与互连线寄生参数之间不存在解析表达式的情况，提出采用数值仿真及曲线拟合的方法得到其近似关系式，并对延迟一阶变化量与二阶变化量分别进行分析，给出了互连延迟的统计特性计算方法；对于工艺参数变化量与互连线寄生参数之间存在解析表达式情况(例如线宽工艺参数变化)，推导出了互连延迟均值与方差的计算公式。考虑互连线工艺变化的空间相关性，将互连线工艺变化建模为具有相关性的连续随机过程；提出采用Karhunen-Loeve展开将该随机过程表示为一组独立随机变量的展开式，从而进行解耦；对解耦后得到的工艺变化下的电报方程，应用随机迦辽金方法求解。该方法避免了蒙特卡洛法需要大量样本的不足，并且可以得到互连线传输信号的半解析表达式。推导出了工艺变化下互连线ABCD矩阵所满足的积分方程，采用随机迦辽金方法求解该积分方程，求解过程中通过数学变换简化了计算；此外，考虑到ABCD矩阵适于分析二端口网络级联问题的特性，提出了将互连线先分段再级联的求解互连线ABCD矩阵的方法。
王晓鹏[6]2011年在《先进叁维集成电路（3D-IC）中硅通孔（TSV）和氮化镓（GaN）场效应管中的电—热—力特性研究》文中研究指明半个多世纪以来,一大批新技术、新结构和新材料的出现和应用使得半导体技术不断向前跃进。其中,叁维集成的关键技术硅基孔(Throug Silicon Via, TSV)技术和GaN材料的的出现以其独特的优势和性能引起了人们极大地关注。然而这些新技术和材料的应用依然有很多挑战性的问题亟待解决。特别是作为3D集成互连的TSV技术,其等效电路的提取工作对TSV电路的性能研究有着重要作用。另外,在TSV使用过程中,通常会遇到周期性电磁脉冲(EMP)注入的情况,TSV互连的电热力耦合响应将严重威胁到集成电路的正常工作和其可靠性。此时,材料的物理参数是温度的函数,TSV互连的电-热-力耦合响应变得更加复杂。而基于GaN材料的高功率场效应管的应用,由门电路引起的焦耳热损耗也将引起一系列电热力耦合的可靠性问题。本文将以半导体知识、电路知识、电场、热传导、动力学知识,结合解析和数值计算的方法,详细研究TSV技术和GaN器件在应用过程中所遇到的电、热和力多物理场耦合问题。首先,推导并提取了单根TSV的等效电路参数,分析了这些电路参数在工作电压和环境温度对参数提取的影响。同时利用部分等效元电路(PEEC)法和等效电路方法在考虑温度和频率影响的前提下,提取了TSV阵列温变和频变的电阻、电感、电容和电导参数。同时,本文利用这些电路参数研究了TSV阵列的特征阻抗和插入损耗,并与商业软件的数值结果进行了对比验证。其次,本文从电场、热场和力场相互耦合的机制出发,利用目前成熟的有限元技术(FEM)开发了改进的电-热-力多物理场耦合算法,并与相应的解析解和商业软件进行了对比验证。在考虑材料物理参数温变效应的情况下,该算法准确快速的求解得到电-热-力多物理场之间的耦合响应。这些温变的材料参数包括电导率、热导率、杨氏模量和热膨胀系数。本文利用该多物理场耦合算法系统地分析了单层TSV、多层TSV和TSV阵列在周期EMP作用下的电热力瞬态响应。并对EMP波形、TSV材料和其结构参数等影响其电热力响应的因素进行了详细分析。此外,本文利用该多物理场耦合算法对典型基于GaN的场效应管(FET)在不考虑材料温变特性的电热分析进行了重复验证。在此基础上,研究了具有不同单元个数的GaN-FET在考虑材料温变特性时的电热稳态响应,并分别研究了它们在人体ESD,周期EMP和双指数EMP注入情况下的瞬态电-热-力响应。最后,本文利用解析和开发的多物理场耦合算法研究了TSV和GaN-FET的热阻和平均功率容量参数受到结构参数变化和材料温变效应的影响。同时,对于一些简单的结构,可以通过解析求解得到其热阻,其结果与数值求解非常吻合。
张有涛[7]2005年在《DRFM用GaAs超高速ADC、DAC电路设计与实现》文中指出数字射频存储器(DRFM)以高速采样和数字存储作为其技术基础,具有对射频和微波信号的存储及再现能力,为欺骗式干扰现代脉冲多普勒和脉内压缩等新体制雷达提供了有效手段,在现代电子战中有着广泛的应用前景。DRFM的关键参数是瞬时带宽(IBW),它由系统的ADC和DAC的工作带宽决定。但是传统的高精度、高速、宽带ADC、DAC的设计与制造难以实现,限制了DRFM的实用化。本文以用于3bit相位体制DRFM系统的超高速ADC、DAC单片集成电路为总体目标,基于信息产业部南京55所0.5um全离子注入MESFET工艺开展了适合于大规模集成的工艺流程、器件建模、电路设计、测试表征等各方面的研究工作。 从GaAs MESFET器件角度出发,阐述了器件模型的提取过程,提出了一种高效的遗传算法用于提取MESFET小信号等效电路参数。算法用Matlab语言实现,可快速搜索到全局最优解而不受初始值限制。在0.1GHz～10GHz范围内实现了精确、快速地提取GaAs MESFET小信号等效电路参数,并可合理外推至20GHz。研究了不同旁栅电极结构、不同旁栅电极取向对旁栅阈值特性的影响,并分析了旁栅闽值的光敏特性,为制定大规模数字集成电路版图设计规则的提供了可靠依据。 基于现有的工艺条件提出了适合于大规模集成的工艺流程,得到了现时条件下最优的阈值电压均匀性特性,设计适合ADC、DAC电路的MESFET及具有优良正向特性的二极管,最终形成版图设计规则,并讨论了版图绘制时需要重点考虑的问题。结合实际工艺线流片得到的MESFET阈值电压均匀性分布特性,利用蒙特卡罗分析对GaAs FLASH ADC的成品率以及关键参数的灵敏度进行了定性及定量的分析,从理论角度分析了ADC电路对工艺的要求,明确今后电路流片的工艺目标。 详细论述了用于DRFM系统的单片超高速GaAs 3bit相位DAC的设计、制造及测试。在南京电子器件研究所采用0.5um全离子注入GaAs MESFET工艺完成流片。分析并提出了相位体制DAC静态参数和动态参数的表征及测试方法。用时间非线性参数(TDNL和TINL)、幅度非线性参数(ADNL和AINL)以及相位非线性参数(PNL)来描述相位体制DAC的静态性能;用无杂散动态范围(SFDR)、近区谐波失真比(THD6)、有效工作带宽(EWB)、输出信号功率、输出信号幅度一致性来描述相位DAC的频域性能。结果显示其工作带宽大于等于1.5GHz,相位精度小于4%,谐波抑制可达16dBc以上。 详细论述了用于DRFM系统的单片超高速GaAs 3bit相位ADC的设计过程,并利用南京电子器件研究所0.5um全离子注入GaAs MESFET工艺实现。提出一套完全描述相位体制ADC性能的静念参数及动态参数。应用上述方法对该GaAs3bit相
满进财[8]2007年在《VLSI P/G网的瞬态IR-drop分析》文中认为随着半导体制造工艺、EDA工具和VLSI设计技术的发展,集成电路速度越来越高,集成度越来越大。这种趋势导致电源/地线网(P/G网)上产生电压降(IR-drop)。过大的电压降会导致电源电压波动、噪声容限减小、逻辑门延迟增加、开关速度降低、产生逻辑错误甚至逻辑功能失效。由于P/G网网络规模巨大,通用的电路模拟工具根本不可能完成对P/G网IR-drop的分析。因此,对P/G网的研究已经成为国际上关注的重要问题。本文基于随机游走算法和P/G网电导矩阵的特点,提出了一种改进的应用于VLSI P/G网瞬态IR-drop分析中的随机游走算法。首先,将整个P/G网划分为叁个部分:求解区,临近区和非临近区。重复划分线网,直到求解出整个线网。其次,瞬态分析中采用加速方法,只在第一个时间点进行游走,其他时间点重复利用第一次游走的记录计算。实验结果表明,该算法的计算精度很高,计算速度远远优于传统的随机游走算法,CG(共轭梯度)法和ICCG(不完全Cholesky分解共轭梯度)法。
罗小华[9]2004年在《深亚微米单元工艺参数提取和建模技术研究》文中指出深亚微米工艺条件下的单元工艺参数提取和建模是一个极其复杂的过程，开展这方面的研究工作具有重要的学术意义和很高的实用价值。本文给出了深亚微米工艺条件下单元工艺参数提取和建模的完整流程，该流程能快速精确地完成单元工艺参数提取和建模。文中提出的激励波形约简算法、输入信号驱动算法、测试点动态插入算法和结果表优化压缩算法等，达到了国际同类研究的先进水平。 本文实现了单元工艺参数提取的激励波形生成算法，该算法在分析单元函数功能的基础上，通过借鉴多维路径敏化算法，从逻辑上得到参数提取的激励波形。对于单元引脚较多的情况，算法通过分析电路中间节点的充放电状态，提出了激励波形约简算法，通过激励波形精简，大大地加快了工艺参数提取过程。 论文研究了深亚微米工艺下的格点偏离现象，解决了深亚微米工艺条件下的输入信号定位问题，提出的输入信号驱动算法能快速精确地得到与实际信号一致的输入激励信号，很好地提高了工艺库参数的精度。 在分析深亚微米工艺下器件模型的基础上，文章推导了单元工作曲面范围的计算公式，给出了参数提取测试点的选择算法。通过计算单元在各测试状态下的最大、最小输出负载，输入信号的最大、最小斜率，算法能精确计算单元的工作曲面范围；通过参数测试点的动态插入，算法能获得最佳的参数测试点，最大程度地表征整个参数曲面空间。 对于深亚微米工艺下参数提取的冗余测试现象，文中给出了参数表的优化压缩算法，其结果表能精确表征整个参数曲面空间并足够简练。 文章最后讨论了单元的信号完整性问题。论文研究了IR Drop对单元时序参数的影响，给出了相应的表示方法；论文研究了单元内布线对串扰效应的影响，提出了一种减小串扰效应的单元内布线算法和串扰效应的估算模型。
苏浩航[10]2008年在《深亚微米VLSI电源/地线网络信号完整性主要问题的算法研究》文中研究指明随着深亚微米/超深亚微米技术的发展,对高性能、低功耗IC设计的需求与日俱增。高性能、低功耗IC设计的特点使得晶体管特征尺寸越来越小、芯片功能越来越复杂、电源供电电压越来越低。这些新的特点造成电源/地线网络规模巨大且结构复杂,因此电源/地线信号完整性成为当前深亚微米集成电路物理设计中一个引人注目的关键问题。电源/地线网中的信号完整性问题主要由以下噪声源引起:IR-drop、Ldi/dt-drop、LC振荡、地反弹和电迁移效应,这些效应导致电路开关速度降低,甚至电路功能失效,芯片寿命减短。因此,电源信号完整性的研究对芯片能实现正确的功能有着及其重要的作用:(1)判断芯片中产生逻辑错误或逻辑功能失效的具体位置预测芯片的性能;(2)为版图设计中布局布线的优化奠定基础,提高整个芯片的性能。目前对电源/地线网络的分析验证主要存在以下困难:(1)电源/地线网络规模巨大,有数百万到上亿个顶点规模,目前现有的专门的分析工具根本不可能完成全芯片的分析;(2)网络存在多个非线性开关器件,导致电源/地线网络为非线性网络,增加了分析的难度;(3)网络中电压和电流的分布依赖于处理器的指令,为动态值。所以,寻找新的分析方法成为目前电源/地线网络研究的热点。目前,电源/地线网络分析主要是在求解速度、计算精度和CPU占用内存叁方面进行折。本课题围绕以下几个方面展开具体工作:1.在VLSI电源/地线网络物理拓扑结构的基础上,研究了引起电源/地线网络中的信号完整性问题的噪声源和电源/地线网络分析和设计的关键问题,研究了电源/地线网络等效模型的建构。2.总结了国内外主要的电源/地线网络的分析方法并且比较了各种方法的优缺点,可求解节点数和计算速度等。分析了目前分析电源/地线网络的信号完整性主要的几种方法存在的缺陷。研究了电源/地线网络的压缩和分割的方法,提出了有效的网络压缩的方法,加快分析时的计算速度。3.研究了电源/地线网络方程组超大规模稀疏矩阵的存储方法,提出采用行索引的一维稀疏存储结构对电源/地线网络的大规模稀疏系数矩阵进行压缩处理,仅存储了系数矩阵中的非零元素,无需存储零元素,减小了内存的需要,提高了计算速度的提高。4.在压缩存储的基础上,针对网络本身的特点,提出了改进式Krylov-Subspace迭代算法,将BCG与BiCGStab算法引入电源/地线网络的分析中,并取得了很好的计算结果。实验数据表明本文算法适用于分析规模日益增大的微处理器中的电源/地线网络的静态和瞬态的分析。5.深入研究了随机游走算法在电源/地线网络中的应用,对电源/地线网络进行了静态分析进行了大量的模拟。提出了利用网络的拓扑的特点,将电源/地线网络简化和压缩,加快了超大规模电路的静态分析速度。在瞬态分析中,针对随机游走算法中的缺点,提出部分随机游走方法;根据在电源/地线网络瞬态分析中随机游走算法具有区域特性,提出分块计算;提出新的游走结束判定方法和提出链表加速方法。实验结果证明改进随机游走算法完全可以应用于VLSI或ULSI的电源/地线网络的静态的局部分析和瞬态全网分析中。
参考文献：
[1]. 超大规模集成电路中寄生电容的提取和快速解法研究[D]. 魏洪川. 清华大学. 2003
[2]. 纳米工艺集成电路的互连线寄生电容参数提取[D]. 朱恒亮. 复旦大学. 2009
[3]. 深亚微米芯片设计中的电源完整性相关问题研究[D]. 邓俊勇. 浙江大学. 2011
[4]. 纳米集成电路互连线建模和光刻仿真中的大规模并行计算方法[J]. 朱恒亮, 曾璇, 崔涛, 严昌浩, 张林波. 中国科学:信息科学. 2016
[5]. VLSI中互连线工艺变化的若干问题研究[D]. 张瑛. 南京理工大学. 2007
[6]. 先进叁维集成电路（3D-IC）中硅通孔（TSV）和氮化镓（GaN）场效应管中的电—热—力特性研究[D]. 王晓鹏. 浙江大学. 2011
[7]. DRFM用GaAs超高速ADC、DAC电路设计与实现[D]. 张有涛. 中国科学院研究生院（上海微系统与信息技术研究所）. 2005
[8]. VLSI P/G网的瞬态IR-drop分析[D]. 满进财. 西安电子科技大学. 2007
[9]. 深亚微米单元工艺参数提取和建模技术研究[D]. 罗小华. 浙江大学. 2004
[10]. 深亚微米VLSI电源/地线网络信号完整性主要问题的算法研究[D]. 苏浩航. 西安电子科技大学. 2008
标签：无线电电子学论文; 超大规模集成电路论文; 亚微米论文; 寄生电容论文; 随机算法论文; 集成电路论文; 网络模型论文; 网格系统论文; 电源论文; 芯片论文; 算法论文;