修明磊[1]2002年在《通信信号电磁环境模拟器中的锁相式频率合成器的设计与实现》文中研究指明本课题的任务是针对通信信号电磁环境模拟器系统的方案要求，设计实现24个(频率分布在260MHz～1430MHz之间)对输出时钟信号的相位噪声特性、杂散抑制特性等要求都很高的频率合成器，为基本信号生成模块到射频的搬移提供稳定可靠的激励源。锁相式频率合成技术提供了解决这一问题的思路。 本文在研究锁相环路基本原理的基础上，分析了锁相式频率合成器电路中各部件对环路输出信号噪声性能的影响，设计了以一个高性能的集成锁相环频率合成器芯片为基础实现频率合成的方案，并给出了具体的电路形式。确定压控振荡器的各项指标、合理设计环路滤波器是优化环路性能的关键，本文对此作了比较详细的分析。通过对频综系统硬件电路的调试和对输出结果的测量，从理论分析和工程实践两个方面，讨论了本文改善系统噪声性能所采取的措施。
崔俊[2]2015年在《基于DDS和PLL的低相噪频率合成器的优化设计》文中认为随着现代社会计算机技术的不断发展,网络通信的工作量日益增大,这对现代通信系统而言是一个巨大的挑战,大量的信息传递和通道的并行对通信设备提出了很高的要求。物联网、雷达和测试仪器等各方面的发展都需要一个性能优异的频率合成器提供信号源,对频率源的频带范围、相噪和杂散表现、频率稳定度以及跳频时间都提出了更高的要求。信息化时代带动通信产业的不断发展,频率源作为电子通信系统中的关键模块,拥有着巨大的市场需求和广阔的发展前景。这也促使工程师们对其性能进行不断地提升和完善。本文首先介绍了频率合成技术的相关理念、实现方式以及锁相式频率合成技术的国内外发展情况和研究背景。简单阐述了锁相环结构的基本理论,并分析了其相位噪声和杂散特性。之后,基于现有的DDS模块研究讨论了多种DDS+PLL的优化方案,包括DDS与PLL环外混频、DDS与PLL环内混频、DDS直驱PLL和DDS直驱结合内插的结构,并确定了初步的技术方案,针对此结构滤波困难的问题,相应设计了一个预锁定结构来辅助锁定,改变主环反馈频率便于滤波处理。在兼顾成本和系统复杂度的基础上,最终确立了采用具备双环结构的DDS与PLL环内混频方案。根据确立的方案进行合理的器件选型、仿真设计,参考芯片的数据手册搭建了完整的电路原理图,完成了PCB版图的绘制,并逐步焊接与完成了系统的制作。最后的测试表明,所制作的频率源具有优异的相位噪声表现,在10kHz频偏处的相位噪声优于-115dBc/Hz,杂散抑制优于-67dBc,后续针对系统输出频率范围和锁定时间的不足提出了改进建议。
熊豫修[3]2015年在《10-18GHz宽带频率合成器设计研究》文中研究表明不断发展的现代通信技术对通信设备以及相应的测试设备的性能要求不断提高。频率合成器是通信技术中提供性能优秀信号源的主要手段,因此成为了影响系统性能的关键所在。目前,Ku波段射频信号是卫星数字通讯的主要频段。因此,Ku波段频率合成器也是国内外频率合成器的热点之一。如何在输出频率较高的条件下,保证优秀相位噪声和杂散抑制,同时兼顾体积和成本,是研究和设计Ku波段频率合成器时必须考虑的问题。而这也是本文的重点。本文首先简要介绍了频率合成器的几种主要合成技术、国内外研究现状、研究背景和主要指标。然后,介绍了本次课题涉及到的主要器件,并从理论上着重分析了PLL锁相环的相位噪声和杂散特性,得到了影响锁相环相噪及杂散性能的主要因素。之后在分析课题指标的基础上,讨论了各种方案的性能并进行了仿真,包括PLL环内插DDS方案、小数PLL环方案、整数PLL环方案、PLL环内混频方案以及双PLL环环内混频方案。在比较了各个方案的相噪杂散性能之后,在兼顾成本和体积的情况下确定了整数PLL倍频输出方案。设计方案确定后,根据指标要求选择了合适的芯片并完成PCB电路的设计。然后完成了合成器样机的制作,实现了10-18GHz的输出频率范围和20MHz的频率步进的频率合成器。测试结果表明,其输出信号的相位噪声,杂散抑制水平以及频率转换时间等性能基本达到要求。并提出了对合成器的优化。
参考文献：
[1]. 通信信号电磁环境模拟器中的锁相式频率合成器的设计与实现[D]. 修明磊. 国防科学技术大学. 2002
[2]. 基于DDS和PLL的低相噪频率合成器的优化设计[D]. 崔俊. 华中科技大学. 2015
[3]. 10-18GHz宽带频率合成器设计研究[D]. 熊豫修. 华中科技大学. 2015