1边界扫描被测试系统
1.1带边界扫描测试结构的IP核
在SOC数字电路的测试过程中，为了保证其测试的准确性和有效性，需要与实际情况进行结合，通过对边界扫描技术在其中科学合理的利用，这样不仅有利于提高测试效率，而且还能够保证测试质量，为SOC数字电路的可测性设计打下良好基础。在具体设计过程中，要与实际情况进行结合，积极采取有针对性的措施，对带边界的扫描结构IP核进行设计的时候，为了保证设计结果的准确性和有效性，可以通过对硬件描述语言的合理利用[1]。与此同时，与IEEE1149.1标准进行有效结合，在利用这种方式进行设计的时候，可以结合实际情况，先设计出边界扫描结构，但是需要注意的一点就是，要保证该结构本身具有TAP控制器等各种不同类型的零部件，将这些零部件组合在一起，最后将这些零部件全部都在IP核的周围进行加载处理，这样才能够保证该设计方法的合理性和有效性。
1.2 TAP控制器
TAP控制器在实际应用过程中，与实际情况进行结合之后发现其本身是一个16位的状态机，在具体应用过程中，TAP控制器可以在TMS、TCK信号控制过程中，实现状态的有效转换。与此同时，在应用时，还可以为其提供各种不同类型控制信号源这样不仅有利于根据这些控制信号选择符合实际要求的测试数据寄存器，而且还能够最大限度保证寄存器在实际应用过程中的合理性和科学性。TAP控制器在实际应用过程中，与其相对应所产生出的时钟，会涉及到移位时钟，同时还会与实际情况进行结合，对数据时钟进行及时有效的更新和处理。
1.3指令寄存器
在针对SOC数字电路可测性进行设计的时候，要结合实际情况，选择符合实际要求的设计方法，这样不仅有利于从根本上满足其在可测性设计过程中的基本要求，而且还能够保证SOC数字电路在实际应用过程中的有效性。指令寄存器在实际应用过程中，其主要是在TDI与TDO相互之间的有效连接[2]。通过对实际情况进行调查分析和研究可以得出，任何一个指令寄存器在实际应用过程中，其中都会涉及到一个移位寄存器、一个并行输出锁存器。在这一背景下，可以结合实际情况，移位寄存器在实际应用过程中，可以对传送的指令进行实时有效的保存和利用，同时还可保证锁存器的输出效果，这样有利于对当前的指令起到良好的保存效果。在针对SOC数字电路可测性进行具体设计的时候，要结合实际情况，同时还要与IEEE1149.1当中的标准要求进行结合。
期刊文章分类查询,尽在期刊图书馆在与该标准中的内容进行结合之后，发现该指令寄存器在实际应用过程中，其整个长度至少在2比特左右，同时还能够实现三条指令的译码。由此可以看出，该指令在实际应用过程中，可以结合实际情况，直接将边界扫描寄存器与PA核的I/O引脚之间建立良好的连接[3]。与此同时，还可以对IP核引脚当中的信号进行采样或者是安装。除此之外，在具体操作过程中，还可以与实际情况进行结合，在其中适当加入一些INTEST，也就是可以将内测试指令也一并融入其中，这样有利于实现对IP核心逻辑的有效测试，同时还能够保证测试结果的准确性和有效性。
2边界扫描测试方法
2.1 IP核的内测试
在针对SOC数字电路可测性进行设计的时候，要结合实际情况，这样不仅有利于保证设计结果的准确性和有效性，而且还能够为SOC数字电路在实际应用过程中的稳定性。在具体操作过程中，一般情况下，在真伪测试系统当中的IP核内部功能进行测试的时候，可以将内测试方法科学合理的应用其中。这种方法在实际应用过程中，其主要是从TDI当中将测试向量直接通过扫描的方式，移入到实践中。在这一基础上，可以直接将其加载到被测试的IP核当中，这样有利于直接将其引入到引脚的寄存器当中。在这种背景下，为了保证测试的有效性和可靠性，可以在其中将测试时钟输入其中，并且将其直接引入到被测的IP核当中，这样其在工作一次之后，就会立即从TDO串行当中反应出相对应的测试响应结果。
2.2 IP核的外测试
在针对IP核进行测试的时候，也可以结合实际情况，利用外测试的方式进行测试。在利用这种方式的时候，一般情况下，为了保证测试结果的准确性和有效性，一般都会外测试这种方法应用在IP核相互之间的连接测试中，比如可以针对一些固定故障、开路故障等进行有针对性的测试。外测试在实际应用过程中，可以从TDI当中，直接将测试矢量以串行的方式，直接移位到IP核的输出引脚位置，这样有利于促使其与下一个或者是多个IP核之间可以形成有效连接[4]。在具体测试过程中，可以与矢量在其中的响应状态，对其进行科学合理的判断，对其是否存在故障问题进行科学合理的判断，这样有利于及时找出故障的问题，并且结合实际情况，提出有针对性的解决措施。外测试方法在实际应用过程中，其本身具有一定的重要性，通过这种方式的合理利用，不仅有利于节省测试时间，而且还能够实现对故障准确有效的定位。
3结束语
由于SOC系统在构建和具体应用过程中，具有一定的复杂性，不仅会涉及到各种不同类型的IP模块，而且还可以将数字电路等各种不同类型的形式全部都集成到芯片当中。在当前科学技术不断进步和快速发展的背景下，可以通过边界扫描技术的合理利用，实现SOC数字电路可测性的设计，这样能够为SOC的测试水平提升打下良好基础。
参考文献：
[1]葛桂萍,肖铁军,陈才扣,马学文.基于FPGA的“计算机组成原理”实践教学的改革[J].实验技术与管理,2018,35(04):12-15.
[2]杨亮,于宗光,魏敬和.一种基于JTAG接口的SIP测试调试系统设计技术[J].半导体技术,2018,43(04):316-320.
[3]代鸣扬,蔡志匡,陈冬明,郭宇锋.基于SerDes系统芯片边界扫描测试设计与电路实现[J].南京邮电大学学报(自然科学版),2018,38(01):91-97.
[4]喻贤坤,姜爽,王莉,彭斌.宇航专用集成电路(ASIC)设计流程的标准化[J].航天标准化,2017(03):24-30.
论文作者:王勇
论文发表刊物:《中国电气工程学报》2019年第4期
论文发表时间:2019/6/11
标签：测试论文; 过程中论文; 实际情况论文; 边界论文; 寄存器论文; 在实际论文; 指令论文; 《中国电气工程学报》2019年第4期论文;