辛师勃[1]2004年在《并行信号处理系统研究》文中认为近一、二十年来，电子技术领域发生了巨大的变化，表现在大量信号处理新算法的采用和电子设备的数字化、软件化，许多实际应用对算法的实时性的要求越来越复杂，计算量也越来越大，但是实际应用对算法的实时性却越来越高，这种矛盾的尖锐化使得我们不得不越来越多地把以往用于大型计算机的并行处理技术应用到信号处理中来。 虽然各种层次上的硬、软件并行处理技术一直存在于信号处理中，但是在信号处理中采用多处理器对信号进行并行处理和信号处理算法的并行化却是一个正在受到日益重视的研究方向。 本文主要研究了并行信号处理系统的设计，涉及并行处理系统的体系结构、数字信号处理芯片(DSP)在并行处理中的应用、信号处理算法并行算法的研究等等，并对组成并行处理机的叁个要素：处理单元、并行处理机网络结构、并行算法和任务调度算法进行了详细的论述。
齐明[2]2001年在《新型DSP器件在高速实时并行信号处理中的应用》文中认为雷达实时信号处理对速度的要求不断提高，需要实时并行处理系统不断使用高性能的处理单元——新型DSP（数字信号处理器）器件。本文研究的主要目的是开发新型DSP—ADSP21160，应用到高速实时并行信号处理中，尝试着用之设计了一个简单的通用并行处理系统和开发了一些信号处理程序。前两章对新型DSP和实时并行处理技术加以必要的综述，第叁章讲述了ADSP21160的系统设计并给出了设计实例。第四章和第五章分别就这种新的DSP软件开发过程中必然遇到的两个问题，从ADSP2106X到ADSP21160的代码移植和单指令流多数据流（SIMD）优化，做了一定的研究。本文为新型DSP在高速实时并行信号处理中的使用积累了经验。
蔡鹏[3]2016年在《嵌入式高速并行信号处理器研究与实现》文中进行了进一步梳理随着现代电子战的作战需求和雷达技术的不断发展,要求雷达信号处理系统具有更高的采样频率、数据传输带宽和数据处理速度,然而传统单片雷达信号处理器难以满足高速率大数据量数据的实时处理。因此,将并行处理技术与嵌入式信号处理技术结合,设计高性能嵌入式并行信号处理器是提高雷达信号处理器性能的关键。本文针对SAR信号对快成像速度、高处理精度的需求,设计了一种嵌入式高速并行信号处理器。文中首先从现代嵌入式信号处理器技术、并行处理技术和嵌入式处理器互连技术这叁个方面对嵌入式高速并行信号处理技术进行了研究。其次,根据上述研究成果和实际项目需求,经过详细分析和论证提出了一种嵌入式高速并行信号处理器的设计方案。然后,根据设计方案,完成了嵌入式高速并行信号处理器的主要芯片选型和电路设计。最后,进行了并行信号处理器的单元测试和系统测试,测试结果说明了本并行信号处理器具有处理能力强、数据吞吐率高等特点。
汪星宇[4]2009年在《RapidIO技术在信号处理系统中的应用与研究》文中研究指明在典型的嵌入式系统中,提高处理器的速度是改善系统性能的解决方案之一。高速缓存和更先进的处理器架构的使用不断提高着微处理器的性能,但研究表明处理器总线频率的增长速度相对处理器内核性能的增长速度较慢,而且两者之间的差距正在不断扩大,这就使得互连总线越来越成为制约系统性能的瓶颈。近年来,随着总线技术沿着交换开关取代共享总线,点到点方式取代宽管道方式,差分信号取代单端信号,串行I/O取代同步并行I／O的方向发展,涌现出了以高速串行总线为代表的新一代总线技术,串行RapidIO就是这类总线的杰出代表。由于协议针对嵌入式领域,在效率、路由选择、错误管理、流控,可靠性和扩展性上都有完善的考虑,因此非常适合作为多处理器系中的互联总线。本文对RapidIO协议结构进行了深入研究。RapidIO协议分为叁层：逻辑层、传输层、物理层。这种层次结构的一大特点是,在任意层对事务类型进行修改都不会影响到其它层的规范,具有很强的灵活可变性。依据该层次结构,分别对每一层次所完成的操作进行了细致的分析。通过分析传统的共享总线技术的瓶颈,对DSP互连技术的发展前景进行了论述。提出一种应用RapidIO互连技术的多DSP系统方案。本文论述了RapidIO端点器件的FPGA实现,包括RapidIO逻辑层、传输层、物理层的设计方案和功能。并使用Xilinx公司的FPGA芯片实现了基于RapidIO核的终端设备。
杜鹤[5]2011年在《雷达系统的通用信号处理硬件平台设计》文中认为随着雷达信号处理技术的不断发展,传统的雷达信号处理系统难以满足实时高速的处理需求,而且传统处理系统的设计、通用性和扩展能力较差,这时就需要对雷达信号处理设备性能提出更高的要求。因此设计并实现以标准总线为基础,高速DSP芯片为核心组成的通用并行处理系统成为当今高速实时信号处理系统发展的趋势。本论文主要完成了通用雷达信号处理平台的设计。设计中采用了基于高性能DSP+FPGA混合结构的通用信号处理硬件系统,并在此硬件平台上实现了RocketIO、链路口的高速通信设计以及基于FPGA的CPCI总线接口设计。讨论并实现了RocketIO串行传输两种协议的设计。最后运用现代高速PCB设计技术结合硬件仿真技术对该信号处理平台关键网络的拓扑结构进行了仿真,提高了该硬件平台的稳定性与准确性。
张青林[6]2010年在《机器视觉高速图像处理平台中关键技术的研究》文中指出机器视觉就是使用机器来模拟人类视觉的功能,对图像进行测量和判断。它是实现仪器设备精密控制、智能化、自动化的有效途径。使用机器视觉可以完成很多人类无法完成的任务,同时有助于提高产品质量,提高生产效率。据国际权威统计资料显示,2007年全球机器视觉市场总量约为90亿美元,并且以每年10.9%左右的速度迅速增长,到2012年将超过150亿美元。说明机器视觉系统的研究具有重大意义以及广阔的市场前景,而高速以及一体化、个性化是机器视觉系统的发展方向,就需要有一款嵌入式通用高速图像采集处理硬件平台来适应机器视觉的发展。目前国内的机器视觉厂商主要还是以代理国外的产品为主,包括其中的硬件产品,特别是针对高端应用的高速高分辨率应用的硬件。国内的机器视觉厂商也意识到需要发展自己的产品,而且也有一些研究机构对图像处理的硬件进行研究,但是主要还是在低端应用。因此本文针对机器视觉系统中的高速图像采集处理硬件平台进行研究,设计出一款基于FPGA+DSP的嵌入式通用高速图像采集处理硬件平台(Embedded General High-speed Image Acquisition and Processing Platform, EGHIAPP),并就其中的高速图像采集、压缩以及存储通用关键问题进行研究。论文研究的主要内容如下：1、根据机器视觉的发展方向,提出了在机器视觉应用中的高速图像处理平台需要具备的功能,并就此功能设计完成了基于FPGA+DSP的通用高速图像处理的硬件平台。2、针对EGHIAPP上的Camera Link和GigE相机的图像采集问题进行研究,对两种接口相机的图像数据采集的详细工程实现以及其中的难点进行了设计,最后分别针对两种典型的相机MC1362以及piA2400实现高速图像采集。3、针对实时采集的高速图像的JPEG压缩问题进行了研究,解决高速压缩中的速度问题以及传统方案中的需要大容量缓冲问题,并对多路并行压缩方法进行研究,实现单FPGA芯片对piA2400的500万像素高分辨率彩色图像以及MC1362的500帧／秒超高速灰度图像的JPEG实时压缩。4、针对图像的实时大容量存储问题进行研究,使用FPGA实现SATA硬盘的数据读写功能,对影响硬盘速度的原因进行分析,采用了硬盘扇区直接顺序读写的方式提高硬盘的存储速度。并对多路硬盘的并行存储技术进行研究,以两路硬盘存储为例,给出并行存储的方案。5、采用EGHIAPP完成了机器视觉系统中的两个典型应用,说明本平台具有良好的通用性。并且其中一个已经量产,成功的应用于实际产品,取得了良好的经济和社会效益。
房骥[7]2013年在《基于多核CPU的软件无线电平台研发及应用技术研究》文中提出随着移动通信的飞速发展,传统基于专用硬件实现的通信设备由于功能单一且固定,造成各通信标准和系统之间不能互相兼容,而且升级困难。而软件无线电技术可以很好地解决这些问题,它可以将不同无线电系统整合在同一通用硬件平台上,利用软件实现无线通信协议,充分发挥软件的灵活性。目前,很多软件无线电平台都是基于可编程硬件实现,如现场可编程门阵列或嵌入式数字信号处理器。这样的硬件平台虽然能满足现代高速无线通信协议对数字信号处理能力及时间的要求,但是编程相对困难。相比之下,基于通用处理器架构(如：普通PC)的软件无线电平台在性能与开发难易度方面提供了新的权衡,程序员在一个熟悉的架构与开发环境中,使用相对便宜的射频板卡就可以实现新的无线通信协议。但是,由于PC的硬件和软件并不是专为无线信号处理而设计,现有基通用处理器的软件无线电平台只能实现有限的性能。针对基于通用处理器的软件无线电平台所带来的挑战与机遇,本文以交叉学科思想,结合计算机与通信学科,介绍了基于多核CPU的软件无线电平台-SORA;针对无线通信中信号处理的特点设计并实现了一个高效、模块化的软件编程模型-CORA;基于SORA软件软件无线电平台及CORA编程模型实现了IEEE802.11n2x2MIMO系统;利用软件无线电天然跨层特性,对目前无线局域网中MAC协议效率低下的问题进行分析,并提出跨层解决方案-FICA。论文的主要工作和创新点可以归纳为以下几个方面：1.基于多核CPU实现了软件无线电平台-SORA。通过分析无线通信协议中物理层与MAC层的特性,提出基于通用处理器的软件无线电平台所需具备的条件,并基于多核CPU实现了软件无线电平台-SORA,并通过实验验证了系统的高性能性。SORA利用现代处理器中多核心及高容量、低延迟缓存结构,通过查找表、SIMD并行指令、多核流水线处理及独占CPU核心等技术,加速无线信号处理的速度,满足了系统对无线通信协议中延迟及定时的需求。同时,基于SORA平台,实现了一个实时802.11a/b/g无线通信系统,该系统可以实时处理物理层编/译码以及MAC层协议,可以与商业802.11设备无缝地相互通信,在各调制速率下,达到与商业802.11设备相似的性能。2.设计并实现了一个灵活、模块化的信号处理编程模型-CORA。SORA展示了当代通用处理器的计算能力可以满足高速无线通信协议中数字信号处理的需求,但是在实际中使用软件实现高速信号处理仍然是一项具有挑战性的任务。程序员需要具备大量的优化经验,甚至使用底层汇编指令,通过这样的方式实现的程序往往结构凌乱,难以实现代码复用,程序难以并行化,因此需要建立一个高效、模块化的数字信号编程模型。本文在SORA软件架构的基础上,针对无线通信中数字信号处理的特点,利用现代处理器结构中多核心并行处理的特点,结合现代编译器的优化能力,提出了一个灵活、模块化的编程模型-CORA,具有灵活、高效、低延时、高代码复用性等特点,可以极大地提高编程效率。利用CORA编程模型及辅助开发库,程序员可快速、灵活地实现不同通信协议物理层,并具有高效的执行效率。3.基于SORA实现了802.11n2×2MIMO系统。以802.11n2×2MIMO为例,介绍了物理层编/译码过程及算法,对系统实现所面临的实际问题做了介绍并给出了解决方法。基于CORA编程模型实现了物理层编/译码过程,对各部分算法针对多核CPU结构做了特定的优化,提高算法运行速度。基于SORA软件无线电平台中实现了原型通信系统,通过实验验证了物理层编/译码吞吐率可以满足实时计算的要求,并在实际物理信道中评估了物理层译码性能。该系统的开发和实验进一步展示了SORA软件无线电平台的高性能及灵活性,又进一步验证了CORA模型的易用性和有效性。4.细粒度信道接入媒体访问控制技术-FICA。SORA软件无线电平台的灵活性促使了无线新系统的研究。本文针对目前无线局域网中随着物理层数据速率提高而MAC层效率低下的问题,提出基于OFDM的细粒度信道随机接入方案-FICA,将整个宽带信道分为宽度相等的子信道,多个终端可以根据各自需求同时使用子信道,从而提高总体效率。在SORA软件无线电平台中实现了FICA的物理层,在实际信道中验证了物理层设计的合理性与可行性。基于NS-3的仿真进一步验证了在大规模网络中,FICA的网络效率比802.11有了极大地提高(10%-600%)。
王建华[8]2008年在《车载多传感器实时图像跟踪系统的硬件设计》文中研究表明随着图像处理技术的进步和新型多媒体专用DSP器件的涌现,现有图像跟踪系统正在快速升级换代。本课题在参阅大量文献资料和相关科研项目的基础上,提出了以TI公司高性能多媒体专用数字信号处理器TMS320DM642为核心器件搭建图像跟踪系统硬件平台的方案。课题主要是对基于DM642的图像跟踪系统进行研究,并根据系统所要实现的主要功能和性能指标进行系统的软硬件设计,以硬件设计为主。论文首先介绍了课题的项目背景和研究意义,综述了目标成像跟踪系统的发展历程、研究现状与发展趋势。其次,针对系统功能需求,进行了系统总体方案的论证,完成系统的总体结构设计。接着,详细讲述了图像跟踪系统各子模块的硬件电路设计,主要包括DM642芯片简介、视频采集模块设计、视频输出模块设计、SDRAM大容量外部数据存储器扩展电路设计、FLASH程序存储器电路设计,I~2C模块接口设计、电源模块设计和时钟电路设计等;系统硬件设计采用了模块化的设计方法,使系统具有良好的可扩展性;在PCB设计方面,考虑到高速信号完整性和电磁兼容性的问题,设计时严格遵循了高频电路设计原则。在软件设计方面,主要对系统的整个软件工作流程和每个模块的工作流程作了分析与设计。最后,对课题作了总结和展望,介绍了课题工作的完成情况,并对系统的进一步的设计和功能改进提出了可行性建议。
刘芯羽[9]2015年在《相干光突发接收机及其在WDM光网络中的应用》文中研究表明如今互联网络中各种新型数据业务的飞速发展和大量增长,人们对网络带宽和传输质量的需求也迅速增长,目前国内外关于100 G相干光传输系统已有大量的理论研究,并且研究成果也较为成熟。并且,光突发交换网络相对于光路交换极大提高了资源分配率和资源利用率,又克服了光分组交换在光开关和光缓存技术的缺陷,因此是目前最适合的光交换网络。112 Gbps PDM-QPSK相干光突发传输网络是目前最有潜力的光传输网络。但是在光突发接收机的具体实现中,高速相干光信号的实时DSP处理仍然面临着硬件处理速率的“瓶颈”问题。并且,当光突发接收机应用于WDM网络中,多信道系统产生的信道串扰以及光突发包传输时产生的功率抖动问题也将影响系统的性能。本文将对112 Gbps PDM-QPSK相干光突发接收机的以上两个问题进行解决研究:首先针对高速相干光信号接收端的实时DSP处理仍然面临着硬件处理速率的“瓶颈”问题,本文设计了112 Gbps PDM-QPSK光突发接收机的并行处理方案,并且考虑了并行设计时流水线结构中由于反馈造成的计算延迟,分为叁个部分:均衡器的并行方案设计,频偏估计模块的并行方案设计和联合信道均衡与频偏估计的并行方案设计,并进行了仿真研究,通过仿真对比分析了传输距离和频偏大小对光突发接收机的收敛速度和系统性能的影响。其次针对光突发接收机应用到WDM网络中,将受到信道串扰、色散、噪声和频偏等因素的影响,设计了均衡器组与频偏估计算法相联合的结构。均衡器组的输入是相邻叁个信道的信号,通过LMS算法来去除本信道信号受到的信道串扰和色散等损伤,并且通过使用频偏估计结果来进行均衡器组的误差信号的计算以及用来补偿均衡器输出的信号再进行判决,以提高判决的准确性。最后,通过仿真模拟了光突发包在多信道系统中传输时的功率抖动现象,并分析了其对光突发接收机的收敛情况和系统性能的影响。
霍志[10]2011年在《一种基于FPGA的雷达数字信号处理机设计》文中研究表明随着大规模集成电路技术的发展,雷达数字信号处理机在导弹雷达导引头中的应用越来越广泛,使得导引头向着小型化、高可靠性、高分辨率和高抗噪性能的方向发展。而现场可编程门阵列FPGA在并行处理速度、器件体积和设计灵活性等方面的优势能够使雷达数字信号处理机具有更高的性能,因此研制基于FPGA的雷达数字信号处理机具有重要意义。本文结合具体的雷达导引头型号项目需求,提出了一种具有DBF功能的导引头信号处理机的设计方案,并完成系统硬件以及各子模块的具体设计,其中选用了Xilinx公司Virtex4 SX55 FPGA作为数字信号处理的核心器件;对系统中基带信号产生模块、回波信号采集模块、信号处理与控制模块和时钟电路模块进行了详细设计,并根据系统性能的要求对系统硬件PCB制板进行了优化设计。在系统性能测试中,首先利用计算机技术为系统搭建了功能验证平台,并基于该平台得到DBF功能在理想状态下天线方向图和接收信号的能量图。然后在某研究所暗室条件下,对具有DBF功能的雷达信号处理机天线各方向接收信号的能量图进行了实测。计算机测试平台与暗室测试平台的结果对比,表明雷达数字信号处理机硬件性能能够满足采用DBF探测目标的要求。
参考文献：
[1]. 并行信号处理系统研究[D]. 辛师勃. 南京理工大学. 2004
[2]. 新型DSP器件在高速实时并行信号处理中的应用[D]. 齐明. 西安电子科技大学. 2001
[3]. 嵌入式高速并行信号处理器研究与实现[D]. 蔡鹏. 北京理工大学. 2016
[4]. RapidIO技术在信号处理系统中的应用与研究[D]. 汪星宇. 南京理工大学. 2009
[5]. 雷达系统的通用信号处理硬件平台设计[D]. 杜鹤. 西安电子科技大学. 2011
[6]. 机器视觉高速图像处理平台中关键技术的研究[D]. 张青林. 武汉大学. 2010
[7]. 基于多核CPU的软件无线电平台研发及应用技术研究[D]. 房骥. 北京交通大学. 2013
[8]. 车载多传感器实时图像跟踪系统的硬件设计[D]. 王建华. 南京理工大学. 2008
[9]. 相干光突发接收机及其在WDM光网络中的应用[D]. 刘芯羽. 电子科技大学. 2015
[10]. 一种基于FPGA的雷达数字信号处理机设计[D]. 霍志. 国防科学技术大学. 2011
标签：武器工业与军事技术论文; 电信技术论文; 并行处理论文; 数字信号处理论文; dsp论文; 信号处理论文; 嵌入式软件论文; 实时系统论文; 信道带宽论文; 信道估计论文; 通信论文; 处理器技术论文; 嵌入式系统设计论文; 嵌入式计算机论文; 物理层论文; 机器视觉论文; 嵌入式系统论文; dsp芯片论文; fpga论文;