时钟电路论文

同步时序电路中的重定时算法研究
李敏[1]2003年在《同步时序电路中的重定时算法研究》文中认为随着集成电路规模的扩大及其应用的推广，迫切需要缩短设计时间，降低设计难度。高层次综合(HLS)系统就起着这样的作用。但是由于综合器综合得到的电路网表不一定能达到设计者的设计要求，所以需针对给定的速度要求，对综合得到的时序电路进行速度优化...